基于FPGA的調制波周期歸一化PWM研究

江 超,胡越黎

(上海大學機電工程與自動化學院,上海200072)

基于FPGA的調制波周期歸一化PWM研究

江 超,胡越黎

(上海大學機電工程與自動化學院,上海200072)

研究調制波周期歸一化脈沖寬度調制(PWM),把數字系統中用于記錄存儲數據Ram的地址Address與PWM脈沖寬度相互映射,給出一般性結論?；谶@一模型結構,設計調制波周期歸一化PWM的現場可編程門陣列數字系統。針對設計該數字系統時出現的包括模擬量數字化、調制比M、載波比N以及調制波周期歸一化PWM各環節具體數字化實現等問題予以分析并解決。對周期脈沖值Pn進行簡單設置,便可快速實現調制波周期歸一化PWM模型結構的波形輸出。

調制波周期歸一化;脈沖寬度調制;調制比;載波比;現場可編程門陣列

1 概述

脈沖寬度調制(Pulse Width Modulation,PWM)源于通信調制技術。文獻[1]把通訊調制技術應用到交流傳動中,產生了正弦脈沖寬度調制(Sinusoidal PWM)變頻變壓思想,即用一組等腰三角形波與一個正弦波比較,其交點作為開關管“開”或“關”時刻[2-3];基于開關管響應速度原因,文獻[4-5]把PWM正式應用于交流傳動中,調制技術由此得到推廣和發展[6-7]。

沖量等效原理認為慣性系統被不同脈沖作用時,如果其沖量對時間積分相等,即可以認為其作用效果基本相等[8]。沖量是指脈沖面積,效果基本相同是指輸出響應波形基本相同,這便是PWM理論基礎。通過對一系列脈沖的寬度進行調制,可以等效地獲得所需波形[9-10]。

目前常用PWM技術有等面積法、自然采樣法、規則采樣法、不規則采樣法、低次諧波消去法等[11-12]。本文立足等面積法和自然采樣法,闡述一種基于調制波周期歸一化PWM波形產生的新模型結構,并在FPGA上實現。介紹調制波周期歸一化PWM數字系統中歸一化地址Address與PWM脈沖寬度之間映射關系;針對數字系統中硬件資源有限性,分析PWM頻譜特性,合理篩選調制比M、載波比N(調制比M為調制信號與載波信號幅值之比,載波比N為載波信號與調制信號頻率之比);基于FPGA平臺,設計基于調制波周期歸一化PWM這一模型結構的PWM波形產生系統,通過對其M,N和調制波周期歸一化PWM周期脈沖值Pn進行設置,實現輸出PWM脈沖波。

2 調制波周期歸一化PWM

調制信號和載波信號為PWM波形產生系統中2個基本要素。數字系統中,常用數據存儲器Ram來存儲這2種信號,其中,每一個地址Address(A)對應一個數據Data(D)。

如圖1所示,3列波形為正弦調制波Sin,三角載波Carrier和基于調制波周期歸一化PWM,橫坐標A和Pn對應于時間參數t。當 Carrier大于 Sin時PWM輸出為高即“開”,當Carrier小于Sin時PWM輸出為低即“關”。

圖1 調制波周期歸一化PWM基本原理

本文巧妙地把數字系統中用于存儲調制信號

Sin的Ram地址Address(A)與PWM脈沖寬度起始和截止時刻進行映射,如A0k-Pn0k,A0(k+1)-Pn0(k+1)和A0(k+2)-Pn0(k+2);A0為 Sin中地址最大值,即代表著一個周期,Pn0為調制波周期歸一化PWM周期脈沖值,即表示PWM脈沖序列一個周期。下面從時間域角度出發對其進行分析。

在數字系統中,Carrier與Sin聯立方程組的解析值映射為存儲著Sin的Ram地址Address(A)。當M=Mx,N=Nx,取Sin與Carrier交點映射地址Address(A)為Ax={Ax1,Ax2,…,Axk,Ax(k+1),Ax(k+2),…,Ax(2Nx-1),Ax(2Nx)}。對任一調制波周期歸一化PWM周期脈沖值Pnx={Pnx1,…,Pnxk,Pnx(k+1),Pnx(k+2),…,Pnx(2Nx-1),Pnx(2Nx)},如式(2)所示。

由式(2)可得Axk與Pnxk的對應關系。即不同M與N,解析出不同的Ax,針對任一Pnx,只需按照式(2)的映射關系便可求出相應PWM脈沖寬度的起始和截止時刻。以上分析雖然是以雙極性PWM為基礎,也同樣適用于單極性PWM(雙極性PWM采用正負交變三角載波Carrier與調制波Sin;單極性PWM采用180°三角載波Carrier與調制波Sin,與雙極性相比,在一個周期的2個180°范圍內,其三角載波極性相反,如圖2所示)。

圖2(a)、圖2(b)為存儲著載波信號Carrier和調制波信號Sin的2個Ram;圖2(c)、圖2(d)為由不同Ram地址發生器獲得的雙極性和單極性載波信號;圖2(e)、圖2(f)為雙極性PWM和單極性PWM2列基準波形。結合式(2),由圖 2(e)、圖2(f)的比較結果,便可以輸出調制波周期歸一化PWM波形。

圖2 雙極性PWM與單極性PWM

3 調制波周期歸一化PWM的FPGA實現

在數字系統中,鑒于硬件資源局限,不能無限擴大數據位數以追求其精度,通常以不影響數據運算分辨率為宜。在PWM數字系統中,調制信號Sin與載波信號Carrier聯立方程組解析運算實際是用一系列階梯波來代替,如圖3所示。當描述Sin和Carrier數字位數不夠多時,其交點就會出現遺漏或虛假,如圖4數據507,數據373所示。

圖3 數字系統中正弦調制波與三角載波波形

圖4 數字系統中正弦調制波與三角載波解析

經計算,在PWM調制中,取載波比N=31,調制比M=1時,Sin與Carrier所有交點中相距最近的2個點橫坐標差值約占一個Sin周期的萬分之三,當Sin以13位數字量描述時,其精度可達萬分之一點三,可避免上述情況發生。本文針對Sin和Carrier設計了2塊13bit×13bit存儲區域,如圖5所示。

圖5 Sin與Carrier存儲區域

3.1 調制比M與載波比N

不同調制比M與載波比N,Sin與Carrier交點不同,輸出PWM也不同,下面從雙極性與單極性PWM頻譜特性［13-14］分析M和N取值情況。

如圖6雙極性與單極性PWM頻譜特性(M,N)所示,圖6(a)為某一載波比(取N=11)下雙極性與單極性PWM頻譜中基波功率P曲線圖。圖6(b)為某一調制比(取M=0.95)下單極性與雙極性PWM頻譜中基波功率譜P的曲線圖。

圖6 雙極性與單極性PWM頻譜特性

在圖6(a)中,雙極性PWM中P呈現先下降后上升趨勢,是因為當M較小時,其P值反映雙極性三角載波信息,當M增大到一定值時,則主要反映調制波信息;單極性PWM中,P并沒有呈現出先下降后上升的趨勢,是因為單極性三角載波并沒有像雙極性三角載波那樣對調制信息造成了較大干擾,使得P主要反映出調制波信息。在一定M范圍內,其P隨M線性變化,且其線性度好于雙極性PWM情況。

在圖6(b)中,在一定N范圍內,其P基本不變,且在同樣M與N下,單極性PWM的P值高于雙極性PWM的情況。

綜上:在N一定范圍內,N的變化對基波功率譜P的影響較小(其主要引入載波諧波疊加干擾);隨著M增加(雙極性PWM中P呈現先下降后上升趨勢;單極性PWM一定范圍內有很好的單調性),P基本呈線性變化,在大于某些M處出現拐點,以使斜率下降,最后趨向于恒定值?；谝陨戏治?本文在設計PWM數字系統時便可合理設置M與N值。

3.2 PWM控制器

基于調制波周期歸一化的PWM控制器系統結構［15-16］如圖7所示。

圖7 基于調制波周期歸一化PWM控制器結構圖

該系統結構包括:(1)I/O;(2)PWM模式寄存器組PWM_R;(3)分頻地址計數器Carrier_N;(4)調制波與載波數據存儲單元Sin_Ram(13bit×13bit)和Carrier_Ram(13bit×13bit);(5)調制比移位加法器Modulation_M;(6)調制波與載波歸一化地址輸出器Normalization_add;(7)歸一化地址選擇加法器Normalization_Mux_add;(8)歸一化脈寬調制波形輸出緩存器Normalization_buffer_shift_out。

I/O包括時鐘信號Clk、復位信號Rst、使能信號PWM_EN、寫寄存器使能 Wr_EN、寄存器地址Address［2:0］(這里的地址與本文提出的歸一化地址不是一個概念)、寄存器數據輸入Data_in、PWM輸出PWM_outB［1:0］和PWM_outU［1:0］。

PWM模式寄存器組PWM_R有6個寄存器,如表1所示,分別為:雙極性調制比與載波比寄存器MNB(Modulation_MB［2:0］=MNB［2:0］,Carrier_ NB［4:0］=MNB［7:3］),單極性調制比和載波比寄存器MNU(Modulation_MU［2:0］=MNB［2:0］, Carrier_NU［4:0］=MNB［7:3］),16位雙極性PWM周期脈沖值寄存器PWM_pusleB［15:0］={PWMBH［7:0］,PWMBL［7:0］},16位單極性PWM周期脈沖值寄存器PWM_pusleU［15:0］={PWMUH［7: 0］,PWMUL［7:0］}。

表1 PWM模式寄存器組PWM_R

由圖7基于調制波周期歸一化PWM控制器系統結構所示,通過I/O配置PWM_R;Carrier_N依據MNB和MNU載波比N(Carrier_NB［4:0］、Carrier_NU［4:0］)輸出調制波與載波地址給Sin_Ram (13 bit×13 bit) 和 Carrier_ Ram (13 bit×13 bit)取出相應數據;Modulation_M依據MNB和 MNU中 Modulation_MB［2:0］和Modulation_MU［2:0］(M=0.8,0.85,0.9, 0.95,1.0,1.05,1.1,1.15)對Sin_Ram(13 bit× 13 bit)輸出數據進行幅度調制;Normalization_ add對調制波和載波數據進行運算,以確定交點,同時得出歸一化地址值及其個數;Normalization_ Mux_add依據歸一化地址值及PWM_pusleB［15:0］={PWMBH［7:0］,PWMBL［7:0］},PWM_pusleU［15:0］={PWMUH［7:0］,PWMUL［7:0］}進行調制波周期歸一化PWM數據計算,并把結果保存入Normalization_buffer_shift_out,其內部脈沖計數器通過與各歸一化數據進行比較,確定輸出狀態為“0”或“1”以輸出所需的歸一化PWM脈沖寬度調制波形。

3.3 PWM主要功能模塊

圖7基于調制波周期歸一化PWM控制器系統結構圖 I/O,PWM_R,Carrier_N,Sin_Ram(13 bit× 13 bit)和Carrier_Ram(13 bit×13 bit)以及Modulation_ M的主要功能是做基本配置;Normalization_add, Normalization_Mux_add和Normalization_buffer_shift _out為調制波周期歸一化PWM設計核心。

3.3.1 地址輸出器

Normalization_add實現調制波與載波數據的比較以確定歸一化地址值Nor_address,以及歸一化地址個數。如圖8調制波歸一化地址、緩存數據仿真圖所示。

圖8 調制波歸一化地址、緩存數據仿真圖

Carrier_NB［4:0］與 Modulation_MB［2:0］, Carrier_NU［4:0］與Modulation_MU［2:0］分別為雙極性和單極性載波比N與調制比M;Nor_addressB［12:0］與Nor_addressU［12:0］為調制波與雙極性(單極性)載波交點所對應的歸一化地址值(即Sin_ Ram(13bit×13bit)存儲單元中的地址信號),Nor_ counterB［5:0］與Nor_counterU［5:0］為歸一化地址計數寄存器。

3.3.2 地址選擇加法器

在圖8中,PWM_pusleB［15:0］={PWMBH［7: 0］,PWMBL［7:0］},PWM_pusleU［15:0］= {PWMUH［7:0］,PWMUL［7:0］}為調制波周期歸一化PWM周期脈沖值Pn,PWM_bufferB［15:0］, PWM_bufferU［15:0］為Pn對應的PWM脈沖歸一化緩存數據,可用歸一化地址選擇加法器實現,如圖9歸一化地址映射解析框圖所示。

圖9 歸一化地址映射解析框圖

圖中Clk、Rst和Ena為時鐘信號、復位信號和使能信號;Nor_address［12:0］為歸一化地址輸入, PWM_pulse［15:0］為輸入調制波周期歸一化PWM周期脈沖值,PWM_buffer［15:0］為輸出歸一化緩存數據。Nor_address［12:0］各比特連接到數據選擇器Mux的選擇信號端,當該比特為“1”時選擇輸入PWM_pulse［15:0］相應高位作為Mux輸出的低位,否則選擇16′h0000;通過對各Mux輸出進行加法運算可得PWM_buffer［15:0］。

3.3.3 脈寬調制波形輸出緩存器

圖10為歸一化脈寬調制波形輸出緩存器框圖。針對歸一化緩存數據進行保存、重新排序以及與脈沖計數器進行比較,以實現PWM波形輸出。

圖10 歸一化脈寬調制波形輸出緩存器框圖

歸一化緩存數據PWM_buffer［15:0］與歸一化地址計數寄存器Nor_counter［5:0］輸入歸一化移位緩存器PWM_buffer(64×16 bit)(8.1);計數器sh_ flag_c［15:0］(8.4)根據Nor_counter［5:0］與6'h3F比較結果及使能信號Ena實現對PWM_buffer(64× 16 bit)移位使能端Sh_EN以及脈沖計數器pulse_c［15:0］控制;pulse_c［15:0］(8.9)輸出結果與PWM_buffer(64×16 bit)各存儲值進行比較,用于驅動PWM輸出緩存器PWM_out［1:0］,同時pulse_c［15:0］輸出結果與輸入信號PWM_pulse［15:0］進行比較實現計數器清零;寄存器 pwm_out［1:0］(8.12/13)連接PWM_out［0］,PWM_out［1］輸出狀態“0”或“1”,以輸出所需的歸一化PWM脈沖寬度調制波形。圖11為FPGA中雙極性、單極性PWM仿真波形圖。

圖11 FPGA中雙極性、單極性PWM仿真波形圖

4 系統驗證與實驗結果

為了實現基于 FPGA的調制波周期歸一化PWM板級驗證,搭建如圖12所示的測試平臺。

圖12(a)中右邊示波器為雙極性PWM測試波形,如圖12(b)所示;圖中左邊示波器為單極性PWM測試波形,這里對示波器的一端信號進行了反相,再結合其Math功能中的加法運算,便模擬出2列互補單極性PWM波的完整波形圖,如圖12(c)所示。

圖12 FPGA板級測試驗證

5 結束語

本文提出了一種基于調制波周期歸一化PWM的波形產生方法。通過把數字系統中用于記錄存儲數據的地址(Address)與PWM脈沖寬度相互映射,得出歸一化地址 Nor_address概念,設計了基于FPGA的調制波周期歸一化PWM數字系統;并針對設計該系統時出現的包括模擬量數字化、調制比M和載波比N以及調制波周期歸一化PWM各環節具體數字化實現等問題予以分析解決,只需簡單地設置調制比M、載波比N和調制波周期歸一化PWM周期脈沖值Pn,便可快速實現調制波周期歸一化PWM波形輸出。實驗結果表明,基于調制波周期歸一化PWM的FPGA系統操作方便,輸出波形符合脈沖寬度調制要求,驗證了此方法的有效性,具有一定的研究意義。

［1］ Schonung A,Stemmler H.Static Frequency Changers with Subharmonic Control in Conjunction with Reversible Variable Speed AC Drives［J］.Brown Boveri Rev.,1964,51(8/9):555-577.

［2］ Rashid M H.Power Electronics Handbook［M］.［S.l.］:Academic Press,2001.

［3］ Holmes D G,Lipo T A.Pulse Width Modulation for Power Converters［M］.［S.l.］:IEEE Press,2003: 95-152.

［4］ Bowes S R,Bird B M.Novel Approach to the Analysis and Synthesis of Modulation Processes in Power Converters［J］.IEEE Proceedings,1975,122(5): 507-513.

［5］ Bowes S R.New SinusoidalPulse-width Modulated Inverter［J］.IEEE Proceedings,1975,122(11): 1279-1285.

［6］ Bowes S R,Midoun A.New PWM Switching Strategy for Microprocessor-controller Inverter Drives［J］.IEEE Proceedings,1986,133(4):237-254.

［7］ Bowes S R,Holliday D.Optimal Regular-sampled PWM Inverter Control Techniques［J］.IEEE Transactions on Industrial Electronics,2007,54(3):1547-1559.

［8］ Khluabwannarat P,Thammarat C,Tadsuan S,et al.An Analysis of Iron Loss Supplied by Sinusoidal,Square Wave,BipolarPWM InverterandUnipolarPWM Inverter［C］//Proc.of Power Engineering Conference.［S.l.］:IEEE Press,2007:1185-1190.

［9］ 王立喬.正弦波逆變器脈寬調制技術的調制模型分析［J］.電力系統自動化,2008,32(7):45-49,99.

［10］ 李 濤,張曉鋒,喬鳴忠.SPWM與SVPWM的宏觀對等性研究［J］.中國電機工程學報,2010,30(s1): 178-184.

［11］ 郭 濤,孫玉坤,任明煒,等.鏈式多電平變換器特定諧波消除脈寬調制方法研究［J］.電力自動化設備, 2006,26(12):52-54,101.

［12］ 馬豐民,吳正國,侯新國.基于統一PWM調制器的隨機空間矢量調制［J］.中國電機工程學報,2007,27 (7):98-102.

［13］ 劉曉東,徐 弢.正弦脈寬調制技術開關時間點精度分析［J］.電力自動化設備,2010,30(12):55-59.

［14］ 伍家駒,王文婷,李學勇,等.單相SPWM逆變橋輸出電壓的諧波分析［J］.電力自動化設備,2008,28(4): 45-49,52.

［15］ Hu Yueli,Zhou Chen.Integration and Verification Case of IP-core Based System on Chip Design［J］.Journal of Shanghai University(English Edition),2010,14(5): 349-353.

［16］ 王 奔,仇樂兵,徐萬良,等.基于FPGA的空間矢量脈沖寬度調制發生器設計［J］.電力自動化設備, 2012,32(2):56-61.

編輯 顧逸斐

Study of Modulation Waveform Cycle Normalization PWM Based on FPGA

JIANG Chao,HU Yueli
(School of Mechatronic Engineering and Automation,Shanghai University,Shanghai 200072,China)

A novel Pulse Width Modulation(PWM)waveform generating method based on modulation waveform cycle normalization is proposed.Mapping between address storing data in digital system and pulse width of PWM waveform is the key essence.According to it,a system based on Field Programmable Gate Array(FPGA)is designed and implemented,and difficulties like analog digitization,modulation ratio M,carrier ratio N and details for modulation waveform cycle normalization digitization are solved.With setting modulation waveform Pn for PWM,a specific PWM waveform based on modulation waveform cycle normalization can be achieved successfully,which shows the effectiveness of the method.

modulation waveform cycle normalization;Pulse Width Modulation(PWM);modulation ratio;carrier wave ratio;Field Programmable Gate Array(FPGA)

1000-3428(2014)11-0297-07

A

TP391

10.3969/j.issn.1000-3428.2014.11.059

國家自然科學基金資助項目“硅基有機發光微顯示器的高性能頂發射界面及數字驅動研究”(61376028);上海市科委基金資助項目“高清硅基OLED微顯示器件設計制造技術”(13111104600)。

江 超(1987-),男,碩士研究生,主研方向:汽車電子,PWM控制自動化,現場可編程門陣列;胡越黎,教授、博士、博士生導師。

2013-09-18

2013-11-11E-mail:shu_jcleehom@shu.edu.cn

中文引用格式:江 超,胡越黎.基于FPGA的調制波周期歸一化PWM研究[J].計算機工程,2014,40(11):297-303.

英文引用格式:Jiang Chao,Hu Yueli.Study of Modulation Waveform Cycle Normalization PWM Based on FPGA[J].Computer Engineering,2014,40(11):297-303.