基于DDS的模擬調制信號源設計與實現

許國宏++宋征++徐林峰

摘要：設計實現了一種以AD9959為核心的模擬調制信號源，該信號源采用CPCI+FPGA+DDS架構，可將數字采樣信號調制到射頻工作頻率，用數字的方法實現了模擬信號的幅度調制和頻率調制。該文從DDS工作原理入手，提出了基于DDS的模擬調制信號源總體框架，并著重闡述了AM和FM數字調制信號轉換為DDS控制字的過程。該信號源已應用于工程實踐上，實際結果表明，該信號源產生的模擬調制信號頻率穩定度高、幅相一致性好、抗干擾能力強，完全滿足廣播通信領域的功能要求。

關鍵詞：AD9959；信號源；DDS；AM；FM

中圖分類號：TN911 文獻標識碼：A 文章編號：1009-3044（2015）29-0035-03

Design and Implementation of Analog Modulation Generator Based on DDS

XU Guo-hong， SONG Zheng， XU Lin-feng

（China Research Institude of Radio Wave Propagation，Qingdao 266107，China）

Abstract： A kind of Analog Modulation generator based on AD9959 is designed，The generator use CPCI+FPGA+DDS architecture，the digital sample signals could be modulated into RF directly，AM and FM with digital methods is achieved.The article starting with DDS working principle，System framework of analog modulation generator Based on DDS is gived，and mainly introduces the conversion of digital modulation signals into DDS instruction words.The generator have been applied in engineering practice， and the experimental results showed that the generator had several advantages such as high frequency stability、high precise of Phase amplitude consistency、strong anti-jamming，which fully meet the function requirements in the Field of Broadcasting-Communication.

Key words： AD9959； generator； DDS； AM； FM

傳統的模擬調制信號源多采用模擬乘法器、壓控振蕩器等模擬電路實現AM、FM信號， 其信號質量不高，存在著頻率不穩定，參數設定不可量化、精度低、可控性差、抗干擾能力弱等缺點[[1]]。本文設計采用了高精度的DDS和高性能的FPGA，將數字音頻信號通過DDS芯片直接調制到射頻工作頻率上，達到模擬調制的目的，克服了傳統模擬調制信號源的缺點，其頻響失真、信噪比、立體聲分離度等指標，也大大優于傳統模擬調制信號源。

1 DDS原理

DDS包含相位累加器、波形存儲器、數模轉換器、低通濾波器和參考時鐘五部分。在參考時鐘的控制下，相位累加器對頻率控制字線性累加，得到的相位碼Φ（n）對波形存儲器尋址，使之輸出相應的幅度碼，經過數模轉換器得到相對應的階梯波，最后經低通濾波器得到連續變換的所需頻率的波形。

為了說明DDS相位量化的工作原理，可將正弦波一個完整周期內相位0～2π的變化用相位圓表示，其相位與幅度一一對應，即相位圓上的每一點均對應輸出一個特定的幅度值，如圖1所示。一個N位的相位累加器對應相位圓上2N個相位點，其最低相位分辯率為[Φmin]=ΔΦ=2π/2N。在圖中N=4，則共有[24]=16種相位值與16種幅度值相對應。該幅度值存儲于波形存儲器中，在頻率控制字K的作用下，相位累加器給出不同的相位碼（用其高位作地址碼）去對波形存儲器尋址，完成相位—幅度變換，經數模轉換器變成階梯正弦波信號[[2]]。

圖1 相位碼與幅度碼的對應關系

波形存儲器主要完成信號的相位序列Φ（n）到幅度序列之間的轉化。DDS輸出信號的頻率與時鐘頻率以及頻率控制字之間的關系如下式所示

[Fout=K?fc2N]

式中，[Fout]為DDS輸出信號的頻率，K為頻率控制字，[fc]為時鐘頻率，N為相位累加器的位數。

2 信號源設計

2.1 方案設計

基于DDS的模擬調制信號源主要由總線通信模塊、時鐘同步模塊、數字調制模塊和射頻處理模塊組成，系統框圖如圖2所示。信號源采用CPCI+FPGA+DDS架構，模擬音頻信號經采樣量化成數字信號，由上位控制機進行幅度調整、頻率轉換等數據處理，將音頻信號轉換成幅度控制字或頻率控制字。上位控制機通過總線通信模塊將數據傳輸至數字調制模塊的存儲器SRAM上。存儲器SRAM采用“乒乓”結構，在信號源開始工作后，數字調制模塊的FPGA從存取器SRAM-1中讀取調制數據，通過SPI總線對DDS芯片進行配置，不斷刷新DDS的幅度控制字或頻率控制字，從而將數字信號調制成射頻模擬信號，再經過低通濾波器輸出到功放部分。當SRAM-1數據讀取結束時，FPGA自動切換至從SRAM-2中讀取調制數據，并給上位機發中斷，由上位機響應中斷并重新加載SRAM-1的調制數據，如此往復。

按照設計要求，基于DDS的模擬調制信號源須同時輸出多路模擬調制信號，故而DDS芯片選用AD9959。AD9959是ADI公司推出的首款多通道DDS芯片，它內部集成了四個DDS核，可對每個通道的頻率、相位和幅度進行獨立控制，所有通道共享一個公共的系統時鐘，內部具有固有的同步性[[3]]，可以滿足系統要求。

2.2 AM調制設計

幅度調制是載波信號的幅度隨調制信號作線性變化的過程，本文設計的信號源輸出的幅度調制信號為標準調幅（AM），AM是高頻通信中的一種比較常用的信號調制方式。設載波信號[v0t=V0cosω0t]，調制信號[vΩt=VΩcosΩt]，則標準調幅信號的振幅[[4]]：

[Vt=V0+KdVΩcosΩt=V01+KdVΩV0cosΩt=V01+macosΩt]

標準調幅信號的數學表達式：

[vt=V01+macosΩtcosω0t]，式中[ma=KdVΩV0=ΔVV0]稱為調制度，是標準調幅的主要參數，它表征著已調波的調制深度，[0

DDS芯片AD9959的幅度控制器ACR數值范圍“0x000H-0x3FFH”，設輸出的中心幅度控制字為ACR中心值，即為0x3FF/2，則最小值幅度控制字可表達為[[5]]：

[Vmin=0x03FF2-ma0x03FF2]

DDS調制幅度是離散序列，假設為[VΩn]，若調制信號量化位數為M位，則[VΩn]取值范圍為[0..2M-1]；幅度調制幅度控制字數學表達式為：

[V=Vmin+VΩn?ma0x03FF22M-1]

圖3 幅度調制示意圖

2.3 FM調制設計

頻率調制（FM），是瞬時頻率偏移隨調制信號成比例變化的調制，它所形成的信號頻譜不再保持原來調制信號頻譜結構，為非線性調制。使用DDS實現頻率調制，設計的難點在于如何將離散的調制信號幅度轉換為DDS電路的頻率控制字，轉換過程如下。

設載波信號[v0t=V0cosω0t]，調制信號[vΩt=VΩcosΩt]，則調頻信號輸出：

[fFMt=V0cosω0+KFMVΩtt]

其中，[KFM]為頻偏常數；[Ω]為調制信號角頻率；[ω0]為載波角頻率。調頻信號轉換為頻率控制字，表達式為：

[K=fo+KFM2π?VΩt?2Nfc]

由于DDS調制幅度是離散序列，假設為[VΩn]，那么離散調頻信號頻率控制字可表達為：[K=Kstart+KstepVΩn]，其中[Kstart]為調制信號起始頻率頻率控制字；[Kstep]為調制信號頻率步進頻率控制字；

若調制信號量化位數為M位，則[VΩn]取值范圍為[0..2M-1]；載波頻率[f0]、最大頻偏[Δf]，則調制信號起始頻率[fstart=fo-Δf]，步進頻率[fstep=Δf2M-1]，最終，調制信號的頻率控制字表達式為[[6]]：

[K=Kstart+KstepVΩn=fstart2Nfc+fstep2NfcVΩn=f0-Δf+Δf?VΩn2M-12Nfc]

3 信號源實現

基于DDS的模擬調制信號源經方案設計、工程研制和測試聯試等階段，信號源實現了設計功能，分別輸出1KHz、調制度50%的AM信號；1KHz、調制度90%的AM信號；音頻幅度調制信號和頻率調制信號，如圖4所示。

a） 調制度50%的AM信號

b） 調制度90%的AM信號

c） 音頻幅度調制信號

d） 頻率調制信號

圖4 模擬調制波形圖

4 結束語

本文設計的基于DDS的模擬調制信號源已經成功應用于工程實踐中，由于采用了數字化方式實現模擬調制，其實現方法簡單，輸出信號的相位、幅度和頻率均可精確控制，解決了模擬方式所帶來的頻率不穩、低精度、低靈活性等問題，具有很大的實際應用價值。

參考文獻：

[1] 王龍，陳曉光. 全數字調頻激勵器的設計與實現[J].微型電腦應用，2011，27（9）：33-36.

[2] 黃玉仙，李鐵成，許國宏. 基于DDS的雷達校準信號源設計與實現[J].電子設計工程，2011（4）：120-123.

[3] Analog Devices Inc. 4-Channel 500 MSPS DDS with 10-Bit DACs ad9959 [Z]，2005.

[4] 郭宗光，鄒立君. 信號的幅度調制原理[J].大慶師范學院學報，2005（10）：53-55.

[5] 李向昭，王波濤. DDS在模擬調制系統中的應用[J].工業控制計算機，2009，22（9）：89-90.

[6] 毛群，王仕旭，王建國. 基于FPGA的DDS調頻信號發生器設計與實現[J]. 西昌學院學報·自然科學版，2014（12）：57-59.