用于中子活化分析儀器的數字多道分析器設計

摘? ?要： 為了使中子活化分析儀器實現高性能的能譜采集，提出一種數字多道分析器設計方案。使用FIR（有限長單位沖激響應）濾波器，對脈沖信號進行微分，解決脈沖信號基線漂移的問題，得到準確的脈沖信號時間信息;提出脈沖梯形成形技術，改善ADC的微分非線性，減小信號中噪聲的影響，通過梯形脈沖判斷信號幅度信息;通過波形參數比較法，判斷脈沖是否堆積，將堆積的脈沖從能譜中去除，進一步提高能譜的能量分辨率。經測試，開發的數字多道分析器集成度高、抗干擾性強、運行可靠性好，隨機脈沖計數通過率大于250 kcps，能量分辨率小于7.5%，滿足性能要求和指標要求，可滿足工業在線檢測儀表對中子活化分析的應用需求。

關鍵詞： 中子活化;能譜采集;數字多道分析器;基線;梯形成形

引言

中子活化分析儀器能夠用于化學元素的能譜采集，在工業企業節能減排、工藝過程優化控制等方面有重要作用，市場需求量激增。中子活化多元素分析儀是中子活化分析儀器的一種，其核心部件是多道分析器。為了滿足市場需求，需要不斷提高中子活化多元素分析儀的性能，這對多道分析器也提出了更高的要求，如適應性強、穩定性高、溫度漂移小、線性度高等性能要求，以及能量分辨率小于8%、隨機脈沖計數通過率大于200 kcps等指標要求。

在國內，多道分析技術起步比較晚，僅有若干院校和研究單位在開展研究，有較少企業在開發產品，計數通過率在50 kcps和100 kcps之間，目前國內未見適用于工業在線中子活化分析儀器的多道分析器產品。國外的多道分析技術大都已經數字化，但儀器體積較大，使用復雜，價格也很高，主要在實驗室應用，不適合工業現場在線應用，而且實際測試結果并不理想，對特定應用的優化也不令人滿意。因此，需要自行開發適用于中子活化多元素分析儀的多道分析器。

本文首先針對中子活化分析儀器的應用需求和能譜特點，提出多道分析器的總體方案;然后，基于硬件總體方案，對前端電路、電源、信號處理器等部件進行設計;進而，基于能譜采集的功能流程，對脈沖微分、脈沖成形、脈沖堆積判斷等功能進行設計;最后，對隨機脈沖計數通過率、能量分辨率等指標進行測試，評價多道分析器的設計合理性。

1? 總體方案

針對中子活化分析儀器的應用需求和能譜特點，本設計采用數字多道脈沖幅度分析技術。高速ADC（模擬數字轉換器）對探測器前置放大器輸出的核脈沖信號進行采樣，產生離散的脈沖信號數據。采用FPGA作為信號處理器，對采樣的信號進行去噪聲濾波，濾波后的脈沖分成兩路：對其中一路脈沖信號進行微分，由微分后的脈沖信號得到原脈沖信號的時間信息;對另一路脈沖信號進行成形，由信號的時間信息控制探測器脈沖信號的基線估計，并實現對脈沖幅度的檢測。本設計采用脈沖梯形成形技術，將探測器輸出的脈沖信號成形為梯形脈沖，通過梯形脈沖判斷脈沖幅度，以有效地提高分辨率。對于脈沖的堆積判斷，使用波形參數比較法：對探測器輸出的脈沖信號進行擬合，得到脈沖的表達式，產生標準脈沖，在探測器實際脈沖到來時，將其與標準脈沖比較，若偏差大于一定值，則判斷為脈沖堆積。以上數字多道脈沖幅度分析技術可以在提高計數率的情況下，改善基線估計的準確性，提高定時信號的精度，減小隨機脈沖堆積對脈沖幅度分析的影響。

2? 硬件設計

2.1? 硬件總體方案

圖1所示為硬件總體設計框圖。探測器輸出的核脈沖信號經前端電路調理后，經單端轉差分，由采樣率為200 MHz的高速ADC在FPGA的控制下進行模/數轉換，完成核脈沖的數字化;通過數字核脈沖處理算法在FPGA內形成能譜，能譜數據可通過接口實現遠程傳輸。由于高速ADC前置，調理電路具有寬帶、高速性能，且電路參數能夠滿足動態調整的需要，因此本設計可以適應不同類型探測器輸出的信號，從而更好地發揮數字化技術的優勢。

2.2? 前端電路設計

前端電路由調理電路、單端轉差分和高速ADC電路組成。由于調理電路輸出的脈沖信號為單極性信號，因此若直接送入ADC，將損失一半的動態范圍[1]。本設計在運放中加入一個適當的偏置電壓，將單極性信號轉換成雙極性信號后再送入ADC，以保證動態范圍。將信號由單端轉換成差分的同時，進行抗混疊濾波處理，完成帶寬的調整。

本設計使用AD9430高速ADC實現核脈沖的模/數轉換。AD9430為12位并行輸出的高速模/數轉換器，具有功耗低、尺寸小、動態特性好等優點。當信號從探測器通過調理電路經過單端轉差分電路后，以差分信號的形式進入ADC，在時鐘的控制下，轉換成12位數據，進入FPGA中。

AD9430使用200 MHz采樣頻率，需要采用LVDS模式接口數據線與FPGA進行數據交換。LVDS模式接口使用一對差分PCB走線傳輸數據，接收端需要采用100 Ω終端電阻匹配。AD9430與FPGA之間的走線采用差分對走線，通過電路板的制作參數計算走線參數。AD9430在PCB上的走線分為內層差分線和外層差分線。阻抗計算軟件使用Polar Instruments Si800，計算的內層、外層差分線參數分別如表1和表2所示。PCB上外層差分線寬取值8 mil，線間距取值6 mil;PCB上內層差分線寬取值6 mil，線間距取值8 mil。

2.3? 電源設計

為了降低功耗，提高電源可靠性，設計中采用5 V開關電源為多道供電。在多道系統電路板上采用DC-DC轉換芯片和線性LDO，為各個功能模塊電路提供穩定的低噪聲電源。在數字電源部分，將5 V輸入轉化為3.3 V，將3.3 V輸入轉化為2.5 V，將3.3 V輸入轉化為1.2 V。在模擬電源部分，將±5.5 V輸入轉化±5 V·A模擬電壓，將3.3 V輸入轉化3.0 V·A模擬電壓。圖2所示是多道電源設計原理框圖。

2.4? FPGA數字信號處理器

FPGA數字信號處理器完成脈沖數字化采集、數字脈沖基線恢復、脈沖堆積拒絕、能譜邏輯、能譜存儲和接口傳輸等功能。數字信號處理器選擇Cyclone Ⅳ FPGA芯片EP4CE22，該芯片基于優化的60 nm低功耗制程技術構建，其低功耗優勢相比前代Cyclone Ⅲ FPGA進一步增強，總功耗降低了25%[2]。EP4CE22支持采用LVDS接口傳輸數據，芯片內部具有LVDS專用的100 Ω差分終端電阻。此外，其內嵌存儲模塊能夠實現高速FIFO和雙口RAM，完成數字多道能譜數據的緩沖和存儲，不需外擴RAM，節約了成本[3]，提高了可靠性，并減小了體積。

3? 功能設計

3.1? 能譜采集功能流程

能譜采集功能流程如圖3所示。探測器輸出的脈沖信號經ADC數字化后，先進行噪聲濾波，然后分別進行成形和微分，產生梯形脈沖和微分脈沖。微分脈沖用于提取探測器信號脈沖的時間信息和對脈沖基線估計進行控制，梯形脈沖用于提取探測器信號脈沖的幅度信息。如果判斷出脈沖不堆積，則用梯形脈沖的最大值減去基線值得到脈沖的幅度，從而轉換成射線能量對應的道址。

3.2? 脈沖微分

使用FIR（有限長單位沖激響應）濾波器對采樣的探測器脈沖進行濾波，使濾波后的脈沖信號沒有毛刺。根據脈沖微分響應公式[4]

其中，表示傅立葉變換圓頻率。求出濾波器系數，構建一個FIR濾波器，實現信號微分器設計。探測器的脈沖信號經過微分器，可以得到微分后的脈沖信號。微分后的脈沖信號基線始終固定在0值，不會隨時間和計數率的變化而發生漂移，可用于時間信息的精確提取[5]。

3.3? 脈沖梯形成形

梯形成形算法是將輸入的信號濾波成形為等腰梯形的算法[6]。梯形成形算法具有內建滑尺的功能，可以改善ADC的微分非線性。當梯形的平頂時間大于探測器的電荷收集時間時，還具有對彈道虧損免疫的特性[7]。以上特性有利于提高能譜的能量分辨率。圖4所示是梯形脈沖的波形。

其中，;;; ;; ;;;U是梯形脈沖幅度;A是探測器信號脈沖幅度;Z是Z變換復變量;和是探測器信號時間常數;T是信號的采樣周期。

3.4? 脈沖堆積判斷

在探測器信號脈沖上取2個區域，區域R1（脈沖頂部位置）取5個點的數據，區域R2（脈沖后沿基線位置附近）取8個點的數據。在數字多道分析器中對采集的探測器信號脈沖分別計算R1區域數據的和與R2區域數據的和，分別與理論探測器信號中R1區域和R2區域的數據和進行比較，只要有一個數據超出容差范圍，就認為此脈沖被堆積。實際使用時，若從理論公式計算信號的相關參數，實時性難以保證，故可采用查找表的方法，即用MATLAB計算不同脈沖信號的幅度參數，然后將其存于數字多道分析器的存儲器中，在進行堆積判斷時，根據信號的幅度查表，找到對應的參數，與實際測量脈沖信號的參數比較，判斷是否產生脈沖堆積。將堆積的脈沖從能譜中去除，從而提高能譜的能量分辨率。

4? 測試結果與討論

使用信號發生器模擬探測器信號，輸入信號幅度從1 mV到170 mV，測量輸出能譜峰位的道址，對信號幅度和峰位進行線性擬合，如圖5所示。

其他指標的測試結果如下：

（1）隨機脈沖計數通過率：≥250 kcps;

（2）能量分辨率：≤7.5%（Cs137放射源，250 kcps計數率）;

（3）積分非線性：±0.028%;

（4）道寬不穩定性：±0.05%;

（5）零點不穩定性：±0.08 mV。

從上述測試結果中可見，由于脈沖信號的處理是采用數字算法完成的，因此脈沖信號的傳遞不會影響信號幅度的線性關系，其脈沖幅度譜的線性度極高，線性相關系數R2達到1。通過采用高速FPGA并行處理，保證了隨機脈沖計數通過率大于250 kcps。結合脈沖的梯形成形技術和脈沖的微分算法，提高了基線估計精度，降低了噪聲的影響。在隨機脈沖計數通過率較高的情況下，可保證能量分辨率小于7.5%，能夠滿足中子活化分析儀器的使用需求。

5? 結論與展望

本文設計的數字多道分析器使用了先進的數字電子技術，體積小，成本低，性能高，易于應用。在設計中采用了創新的方法，一是對探測器脈沖信號進行微分，得到微分后的脈沖信號，以精確得到脈沖的時間信息;二是使用梯形成形脈沖來判斷幅度，減小了信號中噪聲的影響;三是通過波形參數比較法，判斷出探測器脈沖是否堆積，并采用查找表來實現參數比較，將堆積的脈沖從能譜中去除，從而提高能譜的能量分辨率。

當前，數字多道分析器產品已經被大量應用于中子活化分析儀器中，預計也可用于X熒光分析、密度計量和雙能量γ射線分析等類似的應用場景，具有極大的推廣意義。

參考文獻

[1] 梁衛平， 胡穎睿， 肖無云， 等. 數字化多道脈沖幅度分析器調理電路設計[J]. 核電子學與探測技術， 2012， 32（4）： 462-465.

[2] Altera. Cyclone IV Device Handbook[DB/OL]. Altera Inc， 2016.

[3] 尚慶敏， 于海明， 王文應， 等. FPGA技術在中子活化水泥元素在線分析儀中的應用[M]//中國礦業科技文匯. 北京： 冶金工業出版社， 2015： 565-566.

[4] 陳亞勇. MATLAB信號處理詳解[M]. 北京： 人民郵電出版社， 2001.

[5] 于海明， 張偉， 陳月紅. 一種高計數率下的隨機脈沖多道幅度分析器： 201710554812.4[P]. 2019-05-24.

[6] 于海明， 張偉， 陳月紅， 等. 數字多道技術在X熒光多元素分析儀中的應用[J]. 金屬世界， 2013（1）： 55-57.

[7] 于海明， 張偉， 尚慶敏， 等. 小型數字多道技術在元素分析儀微型化中的應用[M]// 北京： 冶金工業出版社， 2015： 472-473.