集成電路產業技術發展趨勢探討

劉新陽/LIU Xinyang，晁沛蔭/CHAO Peiyin，李婷宇/LI Tingyu

（深圳市中興微電子技術有限公司，中國 深圳 518055）

1 宏觀環境變化帶來集成電路產業新形勢

1.1 國際集成電路產業形勢

集成電路是一個全球化的產業，參與全球化分工的各個國家、地區依托自身的優勢，歷經數十年市場競爭，形成了當前的產業格局。美、歐、日、韓、中國是集成電路產業鏈的主要參與方。其中，美、歐、日在集成電路上游領域較強。美國整體優勢最大，例如美國在電子設計自動化（EDA）、IP、裝備等領域均有明顯優勢，歐洲在IP、裝備領域較強，而日本在材料、裝備方面占優。2018年以來，中美科技競爭愈演愈烈，人工智能[1-5]、5G[6-9]等未來數字化、智能化產業升級的關鍵技術成為競爭焦點。作為算、存、傳、管、智數字化基礎設施的底層關鍵技術，集成電路更是受到前所未有的關注。圍繞集成電路產業的競爭逐漸從企業層面擴展到產業鏈甚至國家/地區層面。集成電路全球產業鏈的發展越來越具有不確定性。

2021年2月，拜登政府執政之初就“美國供應鏈安全”簽署了14017號行政命令。同年6月，白宮發布了一份《供應鏈百日評估》報告，指出美國供應鏈存在的一系列漏洞，并要求“建立有彈性的供應鏈，振興美國制造業，促進廣泛的增長”。在這一報告的指導下，美國隨后密集出臺相關法令法規，一方面通過政策、金融、市場等多種手段加強其在前沿技術上的研發和市場優勢，推動芯片生產制造端重新回歸美國國內，建設本土半導體制造產業鏈；另一方面在其政治盟友的基礎上構建產業鏈盟友圈，在降低自生供應鏈風險的同時遏制戰略對手獲得半導體相關技術和裝備。其中，影響力較大的法令法規包括：

· 2022年8月9日，美國通過《2022年芯片與科學法案》，向新興技術提供超過2 000億美元的投資，其中對美國本土芯片產業提供超過500億美元補貼，涵蓋半導體制造激勵、商業研發和勞動力發展、教育基金、國防基金、創新基金等，同時要求任何接受補貼的公司10年內禁止在“特定國家”擴大和新建芯片產能。

· 2022年8月12日，美國商務部工業和安全局（BIS）出臺新規定，限制全柵場效應晶體管（GAAFET）電子計算機輔助軟件（EDA/ECAD）、寬禁帶半導體材料氧化鎵（Ga2O3）和金剛石、壓力增益燃燒技術（PGC）等前沿技術出口。

· 2022年10月8日，BIS發布新規定，對出口管制條例（EAR）進行修訂，增加對先進計算芯片、超級計算機等的出口限制，并增加外國直接產品FDP腳注的公司名單，以及對美國人/美國公司的出口合規約束。本次修訂對中國企業獲取高性能計算芯片、超級計算機、半導體制造設備進行了嚴格限制。

· 2023年9月22日，美國商務部國家標準與技術研究所（NIST）發布了《芯片法案》（“CHIPS Act”）護欄條款實施細則，將所有位于中國的企業（不限于國有企業）列為受關注外國實體。

· 2023年10月18日，BIS修改出口管制條款，進一步收緊對先進計算和先進工藝的限制，展現了保持甚至拉大中美技術差距的戰略決心。

作為集成電路產業地圖上的重要成員，歐洲和日本在今年也相繼發布了相關法案。2023年1月24日，《歐洲芯片法案》草案和修正案通過，其配套的430億歐元資金與美國芯片法案接近。該法案主要目標是解決集成電路供應短缺問題，加強歐洲的技術領先地位，并制定措施，與成員國和國際合作伙伴一起應對未來供應鏈中斷的挑戰。僅3天后，就傳出美國已和荷蘭、日本就限制向中國出口一些先進的芯片制造設備達成協議的消息。2023年7月23日，日本修訂外匯與外貿法相關法令，對先進半導體制造所需的23個品類設備追加出口管制的措施開始正式生效。

可以看出，各國家/地區正在通過宏觀政策強化自身在集成電路產業鏈上的力量，這使全球化發展趨勢面臨更大的不確定性。在此背景下，加強集成電路產業鏈自立自強是中國必由之路。

1.2 中國集成電路產業形勢

在“十四五”產業數字化轉型政策的推動下，各行各業對人工智能、5G等技術的需求持續擴大。作為數字化底座的基礎技術，中國集成電路產業一方面受到市場需求的推動，對芯片特別是高端芯片的需求越來越大[10]，另一方面由于全球化產業鏈的發展面臨不確定性，供應端風險在增大。

習近平總書記說過，“關鍵核心技術是要不來、買不來、討不來的”。面對宏觀環境的不確定性，中國最具確定性的出路，就是打出政策、產業、技術和人才體系的全方位組合拳，對中國集成電路產業鏈形成有效推動力。

近年來，中國集成電路產業鏈在各個環節都取得長足進步：

· 裝備和材料實現從無到有，對成熟制程形成整體供給支撐能力，部分產品進入先進制程供應體系；

· 制造工藝技術取得長足進步，邏輯電路、三維閃存、內存均有突破，并實現量產；

· 封裝集成從中低端進入高端，傳統封裝規模世界第一，先進封裝達到國際先進水平，技術種類覆蓋90%；

· 設計能力得到大幅提升，處理器、現場可編程門陣列（FPGA）、通信系統級芯片（SoC）等高端芯片取得重大突破。

中國集成電路產業不斷攻克技術難題，產業鏈持續向上突破，并向產業生態體系化建設發展。

中國的集成電路產業在快速發展，但也存在發展時間短、關鍵領域處于落后位置的問題。中國的服務器、通用處理器在技術和市場上均取得快速提升，而國際領先者Intel、NVIDIA等公司也不斷推出新產品，他們不僅在先進工藝、先進封裝領域持續發展，還在領域定制、異構計算、Chiplet[11]等架構創新的推動下獲得性能領先。這使得中國同類產品與國際領先者的差距進一步拉大。中國迫切需要有競爭力的設計企業以實現產品競爭力的突破，需要在技術路線上堅持多元化發展，立足內循環，堅持雙循環，積極吸收和應用外部的先進技術和能力，以便更好地支撐千行百業的數字化升級。

2 未來技術發展趨勢

集成電路技術創新對國民經濟的發展非常重要，是經濟增長的觸發器。信息社會數字化轉型對數據獲取、存儲、處理需求的不斷增加，導致算力需求指數持續上升。集成電路產業技術發展的目標，是單位面積、單位功耗或單位成本下計算密度、存儲密度、連接密度的不斷提高。自2018年起，大模型蓬勃發展[12]。2023年ChatGPT的火爆更是為該領域發展按下加速鍵，全球科技企業與研究院校等紛紛推出自己的大模型。由此帶來的新一輪AI芯片對算力、存力、運力均提出更高需求，如圖1所示。

圖1 模型計算特征與芯片關鍵指標

在圖2中藍色為傳統卷積神經網絡（CNN）、循環神經網絡（RNN）等傳統模型訓練算力，紅色為大模型訓練算力，灰色為摩爾定律下硬件算力。該圖表明，隨著大模型參數量規模增長至千億甚至萬億量級，大模型訓練算力每2年提升750倍，芯片算力隨摩爾定律每2年提升2倍，大模型訓練所需算力增速已遠遠超過摩爾定律帶來的算力供應能力。隨著未來越來越多的大模型應用落地，更大的算力需求將被釋放。由于芯片算力=晶體管密度×芯片面積×利用率，因此算力的提升需要從3個方向同時發力，在先進工藝、先進封裝、架構創新等方向多路徑創新。

圖2 模型訓練計算量與摩爾定律隨時間發展增速對比[13]

2.1 先進工藝

晶體管密度的提升來自于先進工藝的不斷演進。數十年來，摩爾定律是集成電路技術發展的主旋律：每18～24個月實現性能、功耗、面積（PPA）性能翻倍，推動著集成電路從技術、產品到產業持續指數發展。盡管摩爾定律現在有所放緩，但是在光刻技術、材料、晶體管結構等的推動下仍在持續演進。如表1所示，工藝制程對PPA提升的貢獻是其他路徑所無法替代的。提高晶體管密度可以使產品集成度增加，從而可在單位面積上實現更多的功能；提升晶體管速度可以提高工作頻率，進而提升產品性能；降低晶體管功耗有助于減少整機功耗，從而讓產品變得更加節能。

▼表1 TSMC典型工藝節點對性能、功耗、面積（PPA）的提升

因此，國際領先的晶圓廠均在持續提高工藝水平。TSMC在晶圓代工制造領域仍處于絕對領先地位，主節點2年一代，保持持續領先優勢?？梢灶A見，裝備技術和材料科學的持續進步，將為集成電路的持續微縮提供技術基礎，推動先進工藝制程在未來數年里繼續向1 nm節點發展。

2.2 先進封裝

在半導體制程工藝提升放緩的趨勢下，使用先進封裝實現更高集成度，可以擴展芯片面積，從而提升算力，這成為業界越來越關注的技術方向。先進封裝分為2.5D封裝和3D封裝。前者在二維平面擴展芯片面積，后者在三維豎直方向堆疊擴展芯片面積。硅通孔（TSV）技術是先進封裝的基礎技術之一。高密度高深寬比的TSV制備效果直接關系到集成技術的可靠性和良率等問題。

2.5D封裝可以通過扇出、硅橋、硅中介層、重分布中介層、混合中介層等方式實現。目前業界主流且已實現量產的代表技術包括CoWoS（TSMC）、InFO_oS（TSMC）、EMIB（Intel）等，如圖3所示。2.5D封裝需求強勁，尺寸和結構持續發展，其中大尺寸是發展趨勢。單芯片制造的最大面積上限由光刻機的光罩尺寸（reticle）決定。當前2.5D封裝尺寸可達3.3×reticle面積（3 000 mm2左右），未來2年預計可達6×reticle面積（5 000 mm2左右）。與此同時，晶圓級封裝也得到越來越多的應用。中國主流晶圓廠和封測廠等封裝產業鏈各環節廠商紛紛建立2.5D先進封裝能力。

圖3 業界典型2.5D封裝和3D封裝技術

相比于2.5D封裝，3D封裝可以提供更高帶寬、更低延遲、更低功耗、更強系統集成能力。與此同時，3D封裝的封裝復雜度、成本也更高。目前，3D封裝在中央處理器/圖形處理器、存儲、光電合封芯片等領域都已經實現應用。同時，3D封裝從微凸點向混合鍵合演進，通過更高的互連密度來大幅提升帶寬。中國3D封裝在存儲領域已實現量產，邏輯芯片也已進入研發導入流程。

綜上所述，先進封裝有多種細分技術方向，在帶寬、封裝面積、信號完整性（SI）、電源完整性（PI）、熱管理、工藝成熟度和成本等方面各有不同，需要結合相應產品需求選擇匹配的封裝方案。

2.3 架構創新

圖靈獎獲得者J.M.HENNESSY和D.A.PATTERSON認為，CPU等通用架構處理器的性能增加越來越緩慢，未來10年將是體系結構發展的黃金年代。特定領域架構（DSA）的設計可以進一步提升系統性能。Google、Tesla等基于特定應用設計他們的DSA芯片。即便當前占據絕對市場的Nvidia GPGPU芯片也越來越多地通過融合DSA設計來提升性能。通過分析需求場景和算法特點，DSA可以發現不能被當前架構較好支持的部分，并能用指令粗粒度固化該部分進行加速計算，從而提高系統性能。然而DSA架構在軟件方面仍存在巨大挑戰，例如指令的碎片化會導致軟件適配的工作難以被下一代芯片復用。因此，架構設計的關鍵在于：根據算法趨勢和應用場景，在硬件極致能效和通用可編程之間找到平衡。

除DSA外，另一種重要的架構創新是被稱為“樂高式”架構的異構集成Chiplet架構技術，即小芯片或芯粒。Chiplet技術將多個可模塊化芯片（主要形態為裸片“Die”）通過Die to Die互連技術集成在一個封裝內，構成專用功能異構芯片。Chiplet能夠從成本、性能、最小化資源需求和靈活搭配4個角度對現有架構進行優化，逐漸成為未來算力方案的基礎架構。

Chiplet技術不是簡單的“拆/分”“拼接”方案，要想最大化產品的性能、功耗、面積、成本競爭力，需要從先進封裝、Die to Die互連技術、系統級協同設計3個維度協同創新。先進封裝是實現2.5D封裝的工藝基礎。Die to Die互連技術是系統能夠高效組合芯粒的關鍵技術?；ミB協議標準應具備兼容性與開放性。目前國際上BoW（開放計算項目提出的并行互聯標準）、AIB（Intel提出的并行互聯標準）等并行方案可能趨向收斂于UCIe（Intel提出的通用Chiplet并行互聯標準），但仍存在超短距離SerDes串行互聯標準（XSR）和極短距離SerDes串行互聯標準（USR）等少量串行方案。與此同時，中國相關聯盟也在建立標準，積極推動Chiplet生態建設。系統級協同設計是指如何根據目標，構建最優的芯粒分解-組合-集成方案，同時在整個前端-后端-封裝的開發流程中進行適配。此外，Chiplet技術還面臨著散熱、供電、多物理場仿真、可測性等方面的挑戰，需要芯片設計公司、OSAT、Foundry、EDA、IP、原始材料供應商等產業鏈各方共同培育完整的生態。

3 結束語

集成電路產業對人工智能、5G等產業升級起到關鍵基礎作用，是全球科技競爭的焦點之一。各個國家/地區在通過政策手段加強自身競爭優勢、降低供應鏈風險的同時，向競爭對手施加出口管制，給產業的供需端帶來更大的不確定性。在外部宏觀環境的變化和自身產業升級需求的推動下，中國致力于建設自立自強、可持續發展的集成電路產業，為各行業的產業數字化和全球競爭提供支撐。從技術發展趨勢來看，中國既要在先進工藝、先進封裝、架構創新等方面進行多路徑創新，同時也要堅持多樣化發展，進行獨特的路徑創新，建立可持續發展生態。

致謝

感謝深圳市中興微電子技術有限公司王健、龐健和吳楓對本論文做出的貢獻！