Σ-Δ型A/D轉換器基本原理解析

張 林 鄧天平 秦 臻 羅 杰

(華中科技大學 電子信息與通信學院,武漢 430074)

Σ-Δ型A/D轉換器(Sigma-Delta ADC)具有分辨率高(可達24位)、集成度高、成本低及使用方便等特點,已廣泛應用于高精度、中低轉換速率要求的場合,如高精度電子秤、數字音響系統、地震勘探儀、聲納、測試測量等領域[1]?！半娮蛹夹g基礎”課程的教學中應該引入該型A/D轉換器的內容,但由于Σ-Δ型A/D轉換器涉及數字信號處理的相關知識,目前,適于初學者學習的文獻資料并不多,本文希望盡力改變這種狀況,努力使Σ-Δ型A/D轉換器的基本原理學起來更容易。

Σ-Δ型A/D轉換器的基本構成可簡化為如圖1所示的兩部分:Σ-Δ調制器和數字濾波與抽取[1]。

圖1 Σ-Δ型A/D轉換器基本結構框圖

1 Σ-Δ調制器工作原理

Σ-Δ調制器是該型A/D轉換器的核心構件,其結構雖然簡單,但工作原理理解起來卻并不容易,本文獨辟蹊徑,從圖2開始說起。

圖2 Σ-Δ調制器電路構成

Σ-Δ調制器電路構成原理如圖2所示。它由兩個同相積分器、1位量化器、1位D/A轉換器和求和電路構成。輸入模擬信號vI經該調制器轉換為1位數字流Y輸出。電路中引入了負反饋,數字信號經1位DAC轉換為直流模擬電壓+VREF或-VREF,再通過積分器2積分產生反饋信號vF。輸入信號vI經積分器1積分后與反饋信號vF求和,得到它們的差值vD。1位量化器中的同相過零比較器將vD轉換為或高、或低的兩個電平值,再經D觸發器,在時鐘脈沖CP驅動下轉為0、1數字流Y輸出。

例如,若vI為某一正的直流電壓時,積分后,vA為一條正斜率的直線。假設t=0時刻時Y=0,且兩個積分器的時間常數相同,初始狀態均為零,則在第1個CP周期內,vB=-VREF,積分后,vF為負斜率的直線段。那么,在第1個CP周期結束前,vA大于vF,vD大于零,vC為高電平。這樣,在第2個CP脈沖到來時,Y輸出1,vB變為+VREF,vF在原來基礎上開始轉為正斜率上升。如果在第2個CP周期結束前,vA仍大于vF,則vD仍大于零,vC維持高電平不變,那么在第3個CP脈沖倒來時,Y仍輸出1。這樣,在下一個CP脈沖倒來前,vF繼續沿正斜率增加,直到vF大于vA后,在下一個CP脈沖倒來時,Y才輸出0,vF才開始轉為沿負斜率下降。接著,在下一個CP脈沖倒來前,再比較vA與vF的大小,從而決定CP有效沿后Y的狀態,以及vF的變化方向。如此往復,則CP、vA、vF和Y的波形如圖3(a)所示。

(a)vI為某一正電壓時

由圖3(a)可以看出,由于負反饋的作用,vF始終圍繞vA變化,跟蹤vA,同時產生與vA斜率對應的0、1數字流,即Y中1與0所占比例反映了vA斜率的大小,vA斜率越大,1的個數越多。而vA是vI的積分結果,直流電壓vI越大,vA的斜率也越大,所以Y數字流中1的個數所占的比例就反映了vI的大小。當vA的斜率為零(即水平線)時,1和0的個數相等,即Y中1的個數所占比例為1/2時,表示vI= 0。

由此也可以理解,如果沒有積分器1,vI為非0的直流電壓時,vA將是一條非0的水平線,Y始終交替輸出1和0,數字流中1和0個數相同,表示vI= 0,就出現轉換錯誤了。

若vI為某一負的直流電壓時,積分后,vA為一條負斜率的直線,而vF仍然是圍繞vA變化,跟蹤vA,同時產生與vA斜率對應的數字流Y,則此時CP、vA、vF和Y的波形如圖3(b)所示。這時Y中1的個數少于0的個數。

綜上所述,當Y中1的個數占比超過1/2時,表示vI>0;當Y中為全1時(即vA的斜率總是大于vF的斜率),表示vI≥+VREF;當Y中1的個數占比少于1/2時,表示vI< 0;當Y中為全0時(即vA的斜率總是小于vF的斜率),表示vI≤-VREF?？梢?Y全1或全0時很可能意味著vI的幅值已經超限了,即正常轉換時,應保證-VREF≤vI≤+VREF。

進一步分析可知,Y的每一位數字輸出,都可以看作是對上一個CP周期內vA增量的編碼,而一段時間內Y中1的個數占比則反映了該時間段輸入信號的大小(平均值)。用Δ表示增量,Σ表示累加或積分,所以圖2電路被稱為Σ-Δ調制器。

當輸入信號vI為變化電壓時,由于積分器在頻域里看就是低通濾波器,只要vI的頻率足夠低,圖2中積分器1就不會對輸入信號造成影響。此時,vF對vA的跟蹤過程示意圖如圖4所示。顯然,時鐘脈沖CP的周期越小(即時鐘頻率越高),vF的跟蹤精度就越高,數字流Y的頻率也越高。

圖4 輸入變化信號時反饋信號的跟蹤過程

實際上,圖2電路是有缺點的,對于直流輸入信號vI,經長時間積分后,積分器1的電路會進入飽和狀態從而失效,為此電路需要改進。由于積分器1和積分器2完全相同,所以有

vD=vA-vF

(1)

即,將先積分后求差,改為先求差再積分(式中τ為積分器時間常數)。這樣,圖2電路便可等效為圖5電路,此時積分器僅對vI與vB的差值積分,而vD等價于圖2中vA與vF的差值。從圖3和圖4中看出,vF總是圍繞vA變化,即vD圍繞0 V上下波動,這樣在圖5中就避免了積分器進入飽和狀態,同時還省去了一個積分器。

圖5 實際的Σ-Δ調制器電路結構

真正的Σ-Δ調制器的電路結構[1-3]如圖5所示。由于是先求差后積分,所以有時也稱其為Δ-Σ調制器。

2 數字抽取原理

由Σ-Δ調制器的工作原理已知,某時間段內Y中1的個數占比反映了該時間段輸入信號的大小。數字抽取的目的就是,將該時間段Y輸出的1位串行數字流轉換為n位并行輸出的數字量。轉換原理并不復雜,一種簡單的方法是,用n位二進制計數器對Σ-Δ調制器輸出的數字流中1的個數進行計數,在2n個計數時鐘脈沖結束后,將計數器的結果存入寄存器,便得到n位并行輸出的數字量[3]。

例如,當n=4時,計數周期為24=16個CP脈沖周期,在圖3(a)中以Ts表示。此時需要一個4位二進制計數器和一個4位寄存器構成數字抽取電路,其示意圖如圖6所示。為了獲得寄存器的控制信號,圖中還增加了一個16分頻器。對圖3(a)中Ts內1的個數計數,數字抽取的結果為D3D2D1D0=1001(共計9個1)。注意,這里輸出的是無符號二進制偏移碼。

圖6 數字抽取4位數據并行輸出示意圖

計數周期Ts實際上就是對輸入信號取樣的周期,則取樣頻率fs=1/Ts。如果用fmax表示輸入模擬信號頻譜中的最高頻率,那么,根據取樣定理,只要fs≥2fmax,就可以由A/D轉換后的數字量不失真地恢復原來的輸入信號。

Σ-Δ型A/D轉換器的1位量化周期TCP、取樣周期Ts和輸出數字量位數n之間存在相互制約的關系,即

Ts=2nTCP

(2)

用頻率表示則為

fCP=2nfs

(3)

而取樣頻率fs受限于輸入模擬信號頻譜中的最高頻率fmax。在輸入模擬信號的fmax一定的情況下,fCP越高,轉換器的位數n就可以越大,分辨率就越高。

在Σ-Δ型A/D轉換器的實際產品中,數字抽取環節大都含有數字低通濾波器,以便盡可能降低量化噪聲。由于數字濾波器知識已經超出了電子技術基礎課程的范疇,此處不再贅述。

3 Σ-Δ調制器工作原理仿真

采用Cadence公司的PSpice仿真軟件OrCAD Lite Edition 16.6進行仿真。鑒于教學版軟件對節點數和元器件庫的限制,這里采用圖5 Σ-Δ調制器的仿真電路圖如圖7所示。積分器、比較器均選用運放uA741實現,D觸發器選用74HC74。其中圖5的求和環節與積分器由圖7中的“和之積分電路”R1、R2、C1和U1實現,由于它是反相的,所以其后的比較器U2也改為反相過零電壓比較器。電阻R3和R4分壓獲得5 V系統的邏輯高電平,二極管鉗位獲得符合要求的低電平。R5和R6分壓產生5 V電壓,為D觸發器U4A的直接置位和復位端提供高電平。1位DAC用單門限反相電壓比較器U3實現,通過R7和R8分壓獲得2.5 V的門限電壓,反相是為了滿足負反饋的要求。

圖7 圖5Σ-Δ調制器的仿真電路

1位量化器的時鐘脈沖CP由時鐘源DSTM1設置,其低電平和高電平持續時間均為1.5 ms,即TCP=3 ms,fCP=1/3 kHz。輸入的模擬信號由VS產生正弦電壓,頻率fmax=1 Hz,幅值為12 V。工作電源使用±15 V。設置時域仿真功能,仿真后,輸入信號VI、積分器輸出信號VD和1位數字流Y的波形如圖8所示。

圖8 Σ-Δ調制器的仿真波形

如圖8所示可以看出,積分器的輸出波形VD圍繞0 V上下波動。對應輸入信號VI幅值較大的時段內,數字流Y的高電平持續時長遠大于低電平持續時長,即在規定的時段內(取樣周期),1的個數遠多于0的個數;反之亦然。仿真結果印證了理論分析。

根據圖7的仿真電路和參數設置,可以確定按照圖6方法進行數字抽取后,數字量位數的最大值。這里,1位量化器的時鐘周期TCP=3 ms(即fCP=1/3 kHz),信號最高頻率fmax=1 Hz,那么取樣頻率fs應滿足fs≥2fmax。由式(3)可知,這時2n≤fCP/(2fmax) ≈166.7,即A/D轉換器的位數n最大為7位。

圖7中扣除運放的輸出飽和壓降,vB輸出為±14.5 V,相當于圖5中VREF=14.5 V,則輸入電壓范圍為-14.5 V～+14.5 V,即其總變化量為29 V。此時A/D轉換器輸出的1LSB可分辨的模擬量為29 V×(1/27)≈0.23 V。

目前的實際產品中,主時鐘頻率(類似fCP)通?？蛇_1～10 MHz,位數在20～32位之間甚至更高,工作電壓(VREF)為單電源5 V或3.3 V。

4 結語

Σ-Δ型A/D轉換器具有高分辨率、高集成度和低價格等優點,廣泛用于轉換精度要求高而轉換速率要求不太高的場合。本文從便于初學者理解的角度切入,解析了Σ-Δ型A/D轉換器的基本原理,并給出了Σ-Δ調制器的仿真驗證,希望對初學者能有較好的幫助。

以上談論的是Σ-Δ型A/D轉換器的基本原理部分,實際產品中都還有較復雜的數字處理部分。如,模擬信號輸入后先進行過采樣(即取樣頻率遠高于取樣定理規定的最低頻率),然后再進行Σ-Δ調制(常常是高階調制[4]),而且數字抽取部分還增加了數字濾波等環節[1,5],所以轉換器位數與取樣速率(轉換速率)就不再遵循式(3)了,但它們仍是相關的。另外,輸出數據也都轉換為帶符號的數了。目前,市場上有許多Σ-Δ型A/D轉換器產品供選用,如ADS131M02、MCP3561、CS1242、AD7780等,使用時一定要參閱它們的數據手冊。