基于FPGA和單片機的全同步數字頻率計的實現

季霞++陶忠

摘 要 本數字頻率計采用以FPGA為核心器件設計。設計的過程用VHDL語言實現測頻，測周等模塊，用單片機進行顯示器等硬件控制，C語言實現其軟件控制。對于Quartus II設計工具而言，與Verilog及VHDL的設計流程是完全支持的，Quartus II設計工具內部嵌入了Verilog邏輯綜合器，Quartus II最大的優勢之一在于能夠利用第三方工具?；赒uartusⅡ的VHDL的設計方法電子系統的設計方法和“自頂向下”與“自底向上”的設計方法。

關鍵詞 FPGA；頻率計全同步單片機

中圖分類號：TM935 文獻標識碼：A 文章編號：1671-7597（2014）19-0013-01

1 Quartus II簡介

Altera Quartus II的設計環境內，擁有諸多完整的設計平臺，對不同設計中的不同需求都能夠較好的滿足，是SOPC開發及單芯片可編程系統的基本設計工具，提供了集成綜合環境為設計Altera DSP開發包進行系統模型。Quartus II設計工具內部嵌有Verilog邏輯綜合器，它完全支持VHDL，Verilog的設計流程，VHDL Quartus II能夠對第三方工具進行綜合利用，如FPGA Compiler II、Synplify Pro等，可以直接對這些工具進行調用，使系統更具便捷性。同時，從功能方面來分析，Quartus II的功能非常全面，特別是對于其仿真功能而言，能夠支持第三方仿真工具。除此以外，與MATLAB、DSP Builder相結合，Quartus II對基于FPGA的DSP系統的開發也具有明顯的優勢，對于DSP硬件系統實現而言，其關鍵在于EDA工具。

圖1為Quartus II編譯設計流程，流程中主要包含了Quartus II自動設計主要處理細節及設計步驟，包含設計輸入編輯、設計分析、適配、編程文件匯編、綜合、編程下載以及時序參數提取等多個環節。在該編譯設計流程中，也包含了上文所述的EDA標準開發流程。

圖1 Quartus Ⅱ設計流程

AHDL是Altera自己公司設計、制定的硬件描述語言，Quartus II編譯器支持的硬件描述語言有VHDL、AHDL （Altera HDL）及Verilog HDL，是以結構描述方式為主的一種的硬件描述語言。

Quartus II提供了很多EDA的軟件接口，允許來自第三方文件EDIF輸入。對Quartus II設計而言，其對層次化設計也是完全支持的，能夠在全新的編輯輸入環境下，對模塊的調用采用不同輸入設計方式來完成，該設計方法對VHDL與原理圖混合設計的缺陷很好的進行了解決。設計完成后，在Quartus II的編譯器會將錯誤報告給出，然后開始進行編譯，然后采用波形編輯器對波形激勵文件進行編輯，對仿真進行時的激勵進行驗證，然后開始進行仿真。對仿真和編譯經過檢測，均沒有錯誤后，此時可以通過Quartus II編輯器將下載信息下載到目標器件內。

2 基于QuartusⅡ的VHDL的設計方法

2.1 電子系統的設計方法

現代電子系統一般由微處理器子系統、數字子系統和模擬子系統三大部分組成。芯片數量大大減少，在芯片設計的基礎上，系統體積也縮小了很多，節約了能耗。

在硬件系統設計中，依據可編程邏輯器件和EDA技術，對硬件系統進行完整的設計，與此同時對現階段的電子系統設計方法也是一種提高?，F階段，只需要簡單的電腦、EDA軟件及空白芯片，就能夠對數字系統進行設計。

2.2 “自頂向下”與“自底向上”的設計方法

傳統電子產品設計，延續了采用標準通用集成電路芯片的基本設計思路，通過和其他元器件構成電路及系統。這種設計思路下，所設計出的電子系統最大的弊端在于，需要使用大量的電子元器件，種類極其多，體積較大，能耗較多，穩定性也不高。隨著集成電路技術的發展，對傳統電子系統設計帶來了革命性的變化，可以在一塊芯片上將成百上千的晶體管及電路集成。其發展歷程從最早的單元集成半導體集成電路，發展到部件電路集成，到現在的整機電路集成和系統電路集成。傳統的集成電路電子系統設計廠家，主要提供通用芯片，利用這些芯片構成電子系統的自底向上（bottom-up）整機系統用戶，在這一基礎上，一種新的設計方法自頂向下（top-down）也隨之出現。在新的設計方法的使用中，設計方案包含整機系統用戶功能設計及系統方案設計，均有系統關鍵電路專用集成電路ASIC實現。專用集成電路是直至完成電路到芯片版圖的設計，由系統和電路設計師親自參與設計的，然后由工廠進行加工，或者是利用可編程ASIC進行現場編程來實現。

在“自頂向下”的設計中，行為設計是第一步，主要用于確定電子系統的性能、功能、芯片面積等要素。然后進行結構設計，根據芯片及電子系統的特征，分解電子系統為關系明確、接口清晰、結構簡單的子系統，由各個子系統構成一個整體結構。該結構可能包含算數運算單元、數據通道、控制單元及各種算法的呢過。然后將結構轉換為邏輯圖，進行邏輯設計，再將邏輯圖轉換成電路圖。在這一過程中，很多時候需要硬件仿真輔助，需要對邏輯設計的正確性進行確定。最后再將電路圖轉換為邏輯圖，即進行版圖設計。

參考文獻

[1]吳超英.基于CPLD/FPGA技術的數字系統設計[J].安徽工業大學學報，2003（1）：70-74.

[2]魏西峰.全同步數字頻率測量方法的研究[J].現代電子技術，2005（8）：7-38.

[3]徐成，劉彥，李仁發，等.一種全同步數字頻率測量方法的研究[J].電子技術應用，2004（12）：43-46.

[4]郭海帆，宣宗強，周渭，等.基于相位重合點檢測技術的頻標比對系統[J].宇航計測技術，2004（5）：10-14.

[5]張威虎，等.EDA技術及應用實例[J].實驗室研究與探索，2002（8）：57-59.endprint