一種SerDes集成與復用方法

胡孔陽++顧大曄++韓瓊磊

摘要：本文首先介紹了Cadence公司的SalvoPlus多協議SerDes的硬件結構與接口特性，SalvoPlus多協議SerDes PHY支持包括PCIe、SRIO、Ethernet、JESD204B在內的多種協議，其次介紹了SerDes與片上控制器進行系統集成的方法，最后介紹了復用多個控制器的實現方案。

關鍵詞：SerDes；多協議；片上集成；復用

中圖分類號：TP391 文獻標識碼：A 文章編號：1009-3044（2016）20-0032-02

Abstract： In this paper， we introduce one multiprotocol SerDes named SalvoPlus of Cadence company. We first introduce its hardware structure and interface feature. SalvoPlus multiprotocol SerDes PHY supports many protocol including PCIe， SRIO， Ethernet and JESD204B. And then we introduce the way of integration on chip. At last， we introduce one method of multiplexing based on this SerDes.

Key words： SerDes；Multiprotocol；Integration on Chip；Multiplexing

SerDes中文全稱為“并串與串并轉換器”（Serializer and Deserializer），是一種在發送端以串行數據代替并行數據，在接收端再將串行數據恢復為并行數據的高速傳輸接口。通過以差分信號代替單端信號、時鐘和數據恢復、預加重和均衡等技術，可以大大提高信號質量和傳輸速率。

本文中所介紹的SalvoPlus Multiprotocol SerDes最大傳輸速率可達10.3125Gbps/Lane（Lane后文中也稱通道），在通道個數上，可以根據定制實現X4＼X8＼X10。

1 SerDes硬件結構與接口特性

1.1 硬件結構

如圖1所示，SerDes主要包括：PMA、10GKR Link Training、PCIe PCS、APB接口控制、TAP接口控制以及每層之間的隔離和旁路邏輯。

PMA主要由模擬電路實現，IP公司以硬核形式交付用戶，實現的功能包括：時鐘恢復、收發數據緩沖、數據串并轉換、預加重和均衡、回環測試邏輯等。其中，時鐘恢復單元主要依賴于本地PLL輸出的基準時鐘，圖2為SerDes中PLL的結構框圖。

SerDes復位釋放之前需要經過軟件的初始化，對SerDes的配置過程主要是對其中PLL的分、倍頻系數進行配置，進而產生正確的發送時鐘和接收采樣時鐘。

10GKR Link Training是為了兼容10GKR協議所預留的模塊，可以通過軟件配置進行旁路。在集成SRIO、PCIe和JESD204B等控制器時，該模塊由對應PCS層中的鏈路訓練模塊所替代。

PCIe PCS與10GKR Link Training邏輯類似，實現通道分段、碼組產生和鏈路初始化等功能，僅為PCIe所使用。

用戶通過APB和TAP接口均可以訪問SerDes內部所有的寄存器，不同之處在于，APB為配置接口，應與系統配置總線相連；TAP為測試訪問接口，應與JTAG總線相連。TAP相較于APB具有更高的訪問優先級。

1.2 接口介紹

為了兼容多種協議，SalvoPlus Multiprotocol SerDes提供了多個類型的標準接口，如下表1所示。

其中，External/Bump為LVDS接口，包括輸入的參考時鐘和TX＼RX數據信號，其余接口均需要與片上總線或控制寄存器相連。

SalvoPlus Multiprotocol SerDes雖然提供了多種類型的接口，但是在一次上電配置完成后，根據所配置的模式，只會有一種數據總線接口有效，沒有被選中的接口則會在SerDes內部被旁路，因此，在同一時刻只可以支持一種控制器工作。

2 SerDes片上集成

PCIe、Ethernet與SerDes的集成，由于它們與SerDes均采用相同的標準接口，因此集成工作相對簡單。

對于SRIO、JESD204B或是自定義控制器而言，需要分析處理以下幾類主要的信號。

一類是TX/RX數據信號。SalvoPlus Multiprotocol SerDes支持20bit或16bit數據位寬，20bit對應8B/10B編碼，16bit對應128B/130B編碼。數據接口如果存在位寬不匹配的情況，需要在控制器與SerDes之間增加位寬轉換邏輯，位寬轉換邏輯需要的時鐘仍可以通過SerDes中的PLL配置輸出。

另一類是SerDes輸出的時鐘信號。主要包括TX發送時鐘和RX恢復的采樣時鐘，TX時鐘用于發送通道同步發送數據，RX時鐘用于接收通道采樣接收到的數據。

最后一類是均衡接口信號。SalvoPlus Multiprotocol SerDes內部采用的是五階自適應判決反饋均衡器，它是一種非線性均衡器。通過硬件邏輯或是軟件配置的方法可以調節五階均衡系數，以達到改善信號傳輸質量的目的。

圖3為SerDes與控制器集成原圖框圖。

3 SerDes復用技術

復用可以實現多個控制器共用一個SerDes，達到減小芯片面積，同時增加通信模式多樣性的優點。

圖4為SerDes復用原理圖。

基于圖4的復用方案，芯片在一次初始化完成后可以實現SRIO或JESD204B或Ethernet或PCIe或用戶自定義控制器的功能。

不同工作模式的切換是在復位過程中由軟件配置實現，如果在正常工作過程中動態切換模式，則可能會引發亞穩態，導致鏈路上的數據校驗錯誤，不推使用。

4 結束語

本文介紹的多協議SerDes IP可以為高速接口設計人員提供對SerDes更深入的了解和開發借鑒，末尾提出的復用技術可以很好地解決芯片資源和功能多樣性的問題。

值得注意的是，該復用技術是對SerDes多通道的整體復用，至于多個控制器同時對一個SerDes中多個通道的復用，實現難度較大，并需要PMA硬核模塊的支持，在此不做更深入的研究。

參考文獻：

[1] Cadence Company.SalvoPlus Multiprotocol PHY Specification，2016.

[2] Caglar Yilmazer.SerDes器件的預加重和均衡，2012.

[3] 韓洪麗.SerDes在程控交換機系統中的應用[J].計算機與網絡，2009，35（5）：54-56.

[4] 歐陽干.PCI Express物理層的設計與實現[D].國防科學技術大學，2006.