一種基于匹配網絡結構的高效率X波段高功率放大器設計

汪曾達,劉 軍,李圣麒,蘇國東

(杭州電子科技大學 集成電路科學與工程學院,杭州310018)

X波段電磁波(8～12 GHz)抗干擾性強、空間損耗低,廣泛應用于軍事及空地通信領域。使用在甚小天線地球站(very small aperture terminal, VSAT)及衛星通信的X波段功率放大器是射頻前端芯片發射通道的主要器件之一,通過放大射頻信號的功率,為信號的空間傳播提供足夠大的功率。高輸出功率、高效率的功率放大器可拓展無線通信距離并延長設備工作時間。

當前,功率放大器的研制多聚焦于提高輸出功率的同時提高功率附加效率[1-6]。2017年, Kamioka等[7]采用內部源通孔型0.15 μm氮化鎵工藝,壓縮芯片面積換取了更好的散熱,功率放大器的工作頻率為8.5～10.5 GHz,輸出功率為46.1～47.4 dBm(41～56W),功率附加效率為49%～55%,增益為10.1～11 dB,實現了X波段高效率、高功率放大器,但受制于單級電路結構,增益較低。同年,Hong等[8]采用0.25 μm氮化鎵工藝,在脈沖波測試條件下,功率放大器的輸出功率為47.5～48.7 dBm,功率附加效率為40%～45%,增益為20 dB;連續波測試條件下的面積功率密度為5.57 W·mm-2,外圍功率密度為6.43 W·mm-1,熱阻為1.7 ℃·W-1,實現了X波段緊湊的較高效率高功率放大器。2019年,Tommaso等[9]采用0.15 μm氮化鎵工藝,在工作頻率為10 GHz時,功率放大器的飽和功率增益為20 dB,輸出功率大于40 dBm(10 W),利用電源調制技術優化第二級放大級在不同輸入功率下的漏極偏壓,改善了放大器的線性度,實現了X波段電源調制高功率放大器。綜合當前的研究工作,研究人員通過增加放大電路的級數提高功率放大器的增益,增加放大級并聯的晶體管的外圍或數量提高功率放大器的輸出功率,利用新介質實現較低的傳導損耗。

本文基于0.25 μm氮化鎵工藝,設計了30 W X波段單片微波集成電路(monolithic microwave integrated circuit, MMIC)高功率放大器,在工作頻率為8～12 GHz時,飽和輸出功率大于44.1 dBm(30 W),功率平坦度為±0.3 dBm,功率附加效率為38%～42%,面積功率密度為1.78 W·mm-2,有源外圍功率密度為4 W·mm-1。功率放大器采用的低損耗輸出匹配網絡結構,實現了高輸出功率的同時效率也較高,可廣泛應用于X波段衛星通信等無線通信領域。

1 X波段功率放大器電路設計

1.1 X波段功率放大器電路設計

圖1為兩級級聯拓撲結構的MMIC功率放大器設計流程圖。首先,射頻系統工程師根據市場或者系統需求分析確定目標功率放大器電路的具體性能指標。其次,由電路設計工程師初步確定功率放大器電路的基本拓撲結構包括級聯、分布式、推挽式、堆疊式、平衡式、Doherty及Chireix等;根據性能指標及采用的工藝特點,確定晶體管的靜態工作點,至此,可確定功率放大器電路可實現的輸出功率以及晶體管外圍;進行放大級(第二級)電路的輸出匹配網絡設計及驅動級(第一級)電路的輸入匹配網絡設計;完成級間匹配網絡并進行整體性能迭代優化,至此完成了原理圖設計。然后進行版圖設計與EM仿真,通過設計規則檢查(design rule check,DRC)和版圖與原理圖比較(layout versus schematics, LVS)驗證后方可進行流片與載片測試。最后,檢驗電路是否滿足指標要求。

圖1 兩級級聯拓撲結構的MMIC功率放大器設計流程圖

圖2為30 W X波段高功率放大器電路原理圖。由圖2可見,電路采用兩級級聯拓撲結構,其中驅動級電路由2個柵指數為6,柵寬為125 μm的晶體管并聯,放大級電路由8個柵指數為6,柵寬為125 μm的晶體管并聯。為平衡輸出功率、效率及增益,晶體管的偏置均設置為AB類放大器的偏置條件,其中柵極偏置設為-2 V,漏極偏置設為28 V。

放大級和驅動級電路的功率掃描結果如圖3所示。由圖3可見：在固定源/負載阻抗下,放大級電路可實現飽和輸出功率大于45 dBm,對應的功率附加效率ηPAE大于60%,滿足設計要求;驅動級電路可實現飽和輸出功率大于35 dBm,滿足放大級電路所需的飽和輸入功率的要求。在確定放大級及驅動級的晶體管外圍后,設計放大器的穩定性結構及寬帶低損耗輸出、級間、輸入匹配網絡。

1.2 穩定性分析

有源器件引入的輸入負阻,是造成放大器低頻不穩定的主要原因。在低頻時,假設射頻匹配網絡中的耦合電容開路,則放大器的輸入實阻抗Zin(ω)可表示為[10]

(1)

其中：Zload為晶體管漏極負載阻抗;gm為跨導;Cfeed為射頻信號輸入端和晶體管之間存在反饋電容。

為避免放大器在低頻處出現振蕩,應盡可能避免負阻的出現,需足夠大的Zload及合適的柵極偏置電阻。因此,本文設計的30 W X波段功率放大器的柵極偏置均采用電阻加電感結構,避免晶體管的輸出阻抗出現負阻,同時避免放大器發生參量式振蕩[11-13];而漏極偏置為降低損耗,采用微帶線加旁路電容結構,降低輸入阻抗負阻,再結合級間匹配網絡,實現了全頻段的絕對穩定。

1.3 功率附加效率分析

單個柵指數為6,柵寬為125 μm的晶體管的負載牽引結果如圖4所示。其中：彩色等高線圖表示不同大小的功率附加效率ηPAE;黑色等高線圖表示不同大小的輸出功率,由中心向外依次為36.5,36.75,37,37.25 dBm;紅色圓點與圖1中的阻抗值一一對應。

圖2 30 W X波段功率放大器原理圖

(a)The power sweep performance of the amplifier stage

(b)The power sweep performance of the driver stage

圖4 單個柵指數為6,柵寬為125 μm的晶體管的負載牽引結果

氮化鎵工藝晶體管存在較大的漏-源、柵-源寄生電容,在造成晶體管的增益滾降的同時,增加匹配網絡的有載品質因素[2]。為實現寬帶的阻抗匹配,需要采用多枝節匹配結構,不同枝節數量下的最小節點品質因素Qmin(n)可表示為

(2)

其中：n為枝節數量;Kn可表示為

(3)

其中,Ropt可表示為

(4)

其中：R0為負載端口實阻抗;Ropt為晶體管的最佳負載阻抗;VDS為晶體管的漏極偏置電壓;Imax為晶體管的飽和漏極電流。

以R0=50 Ω,Ropt=10 Ω為例,Qmin(n=1)=2,Qmin(n=2)=1.11,Qmin(n=3)=0.70,由此可見,枝節數量的增加顯著降低了節點品質因素,有助于實現寬帶的阻抗匹配。在輸出匹配網絡設計中,通過耦合電容及去耦電容將端口阻抗變換至Z1點,后續通過低特征阻抗微帶線以及旁路電容組成的枝節網絡將阻抗變換至Z2點,最后通過漏極偏置網絡將基波負載阻抗變換至最佳ηPAE和Pout點。此外,功率放大器的級間、輸入匹配網絡也采用了多枝節匹配結構,在拓展網絡帶寬的同時降低帶內匹配插損。

2 版圖及仿真結果

圖5為X波段功率放大器芯片版圖。版圖由驅動級、放大級及輸出、級間、輸入匹配結構構成。版圖設計中除柵極偏置外,不再使用集總電感器件,并且為降低每根電源線承載的電流強度,避免過大電流燒毀器件,每級電路均采用雙柵極電路偏置和雙漏極電源偏置。為降低高頻信號耦合效應帶來的性能惡化,每個獨立器件之間的間距大于50 μm。特別地,偏置網絡上的高Q值旁路電容,一方面為射頻信號提供理想接地點,避免后續外部金絲電感對電路阻抗的影響,且規避不良好接地的偏置網絡引起的內部振蕩問題;另一方面,可有效避免外部脈沖信號對晶體管造成損害。驅動級電路的晶體管外圍為1.5 mm,由2個柵指數為6,柵寬為125 μm的晶體管組成,而放大級電路的晶體管外圍為6.0 mm,由8個柵指數為6,柵寬為125 μm的晶體管組成。射頻輸入、輸出端口為標準GSG端口,射頻焊盤中心間距為150 μm,直流焊盤的尺寸為100 μm×100 μm,芯片總面積為16.9 mm2。

圖5 30 W X波段功率放大器芯片版圖(長：4 760 μm×寬：3 560 μm)

30 W X波段功率放大器后仿真結果如圖6所示。由圖6(a)可見,后仿真小信號結果中,帶內輸入駐波系數ρVSWR,I均小于2.5 ,帶內輸出駐波系數ρVSWR,O均小于2.2,正向小信號增益S21為22.9～25.3 dB,小信號增益平坦度為 ±1.2 dB;由圖6(b)可見,后仿真大信號結果中,在26 dBm的連續波(continuous wave,CW)信號輸入下,功率放大器的飽和輸出功率Pout大于44.1 dBm,面積功率密度為1.78 W·mm-2,有源外圍功率密度為4 W·mm-1,功率平坦度為 ±0.3 dBm,此時的功率附加效率ηPAE大于38 %,最大值達到42 %,轉換增益為17.9～18.5 dB。此外,在飽和輸出功率為44.1 dBm的基礎上,進一步提高輸入功率、晶體管的工作點及漏極偏置電壓,放大器的最大輸出功率可提高至46 dBm,即放大器的功率容量可達40 W。

(a)The ρVSWR,I,ρVSWR,O and S21 of the 30 W X-band power amplifier

(b)The Pout, ηPAE and gain of 30 W X-band power amplifier

近幾年國內外GaN 工藝功率放大器的仿真性能參數對比如表1所列。由表1可知,在CW輸入條件下,本文設計的功率放大器帶寬及飽和輸出功率優于文獻[15-17],ηPAE優于文獻[14-17],功率增益優于文獻[14-15,17],面積功率密度優于文獻[14-17]。

結合本文后仿真結果及文獻[14]中同樣采用某商業0.25 μm GaN工藝的2款X波段功率放大器的仿真結果與測試結果可知：采用該工藝設計的X波段放大器的小信號(S參數)仿真結果與測試結果具有較高的一致性,工作頻段內的輸入/輸出回波損耗均能滿足最初的設計指標,小信號增益的測試結果一般比仿真結果小0～2 dB,且頻率越高偏差越大;放大器的大信號仿真結果與測試結果的相對偏差一般小于5%～10%,其結果趨勢具有較高的一致性。針對由加工工藝偏差導致的設計偏差,在該款功率放大器的版圖設計中已完成包括DRC及LVS驗證,確保電路版圖滿足工藝標準。

基于合理的電路設計流程、完備的自動化檢查程序及成熟的商業0.25 μm氮化鎵工藝,預期該款放大器的實測結果與仿真結果的相對偏差小于5%～10%,測試結果能夠滿足設計指標的要求。

3 結論

本文基于0.25 μm 氮化鎵工藝設計了一款X波段高功率放大器,采用兩級級聯拓撲結構,利用柵極/漏極偏置網絡實現了放大器全頻段的絕對穩定,且同時實現了高輸出功率和高效率;利用寬帶低損耗的輸出、級間、輸入匹配網絡,實現了飽和輸出功率大于44.1 dBm的同時,帶內功率附加效率大于38%,飽和輸出功率平坦度為 ±0.3 dBm,轉換功率增益大于17.9 dB。本文可為氮化鎵基寬帶高效率、高功率放大器的設計提供參考,特別是可為用于增強電路穩定性的偏置網絡及寬帶低損耗匹配網絡的設計方法提供參考。

表1 近幾年國內外GaN工藝功率放大器的仿真性能參數對比