三維集成TSV 垂直開關研究?

劉 樂，王鳳娟，文炳成，余寧梅，楊 媛

(西安理工大學自動化與信息工程學院，陜西 西安 710048)

隨著半導體產業的快速發展，晶體管的特征尺寸減小到納米量級，各種工藝成本、物理極限、互連延時等問題凸顯，傳統集成電路的發展遇到了瓶頸[1－4]。三維集成電路可以有效解決此問題，已成為模塊級集成的重要途徑[5－7]。硅基轉接板技術是三維集成的核心技術之一，它利用硅通孔(Through-Silicon Via，TSV)技術實現垂直互連，與傳統集成電路完美對接，有效縮短了互連線長，顯著提升了性能并減小了面積[4－5]。同時硅基轉接板還可制作精細圖形，集成無源元件，因此成為了射頻/微波等微系統三維集成的重要平臺?；诠杌D接板及TSV技術，研究者們相續提出了多種性能優良的電感和電容等無源元件[8－15]，但由于缺乏關鍵的可集成于三維轉接板的有源器件，尤其是微型轉換開關，因此難以滿足現代射頻/微波領域多功能模式的要求。針對此問題研究者們提出了有源硅基轉接板技術，采用平面有源開關來實現無源器件可配置化，從而實現功能模塊的片上調諧[16－19]，但在信號通路中插入小尺寸MOS 開關會引入較大信號散射，嚴重影響系統的完整性，如果采用與之匹配尺寸的傳統MOS開關，則占用面積將大大增加。另一方面，將傳統開關集成到有源硅轉接板中，工藝復雜，成本高，良品率低。因此，載流大、面積小、工藝簡單的有源開關成為有源硅基轉接板的迫切需求。

針對此問題，德國的Winkler 等[20]首先提出TSV 垂直開關。TSV 垂直開關可以利用垂直空間。相比于傳統MOS 開關，TSV 垂直開關具有載流大，面積小、信號噪聲小等優點。通過在射頻/微波模塊中增加一個TSV 垂直開關，可以預期實現高質量片上調諧。然而，關于TSV 垂直開關的理論研究尚未見報道。因此，研究TSV 垂直開關的閾值電壓與漏極電流解析模型，為TSV 垂直開關的應用提供理論依據具有重要意義。

1 TSV 垂直開關結構

TSV 垂直開關作為一種新型開關結構，其結構與傳統開關有所差別。圖1 給出了TSV 垂直開關的三維結構圖，圖2 給出了TSV 垂直開關的俯視圖。

圖1 TSV 垂直開關結構示意圖

圖2 TSV 垂直開關俯視圖

結合圖1 與圖2 可知TSV 金屬為穿透P 型硅轉接板的銅柱，緊鄰TSV 銅柱外側的氧化層為二氧化硅氧化層，其作用是實現銅與硅轉接板之間的電隔離。二氧化硅氧化層外側的上下端為N 型雜質重摻雜區域。在電學功能上，TSV 垂直開關結構中的TSV 金屬銅作為TSV 垂直開關開關的柵極(G)，二氧化硅層外上下兩端的N 型摻雜區作為TSV 垂直開關的漏極(D)和源極(S)，P 型硅轉接板作為TSV 垂直開關的襯底(B)?？梢钥闯鯰SV 垂直開關中的TSV—氧化層—硅轉接板三者天然構成了金屬—氧化物—半導體(MOS)結構。當柵壓(VGS)大于開關的閾值電壓(Vth)時，就會在TSV 周圍產生從漏極到源極的垂直環型溝道，開關處于導通狀態。

2 TSV 垂直開關解析模型

由于TSV 垂直開關為MOS 結構開關，因此TSV垂直開關的閾值電壓(Vth)可以定義為當硅襯底－氧化層表面電勢等于2VTln(Na/ni)時的柵極電壓(VG)，由于硅轉接板襯底接地，柵極電壓(VG)為襯底電勢與氧化層內外表面之間電勢差Uox之和，其中襯底電勢為平帶電壓VFB與氧化層外圍表面電勢ψ(Rox)之和，如式(1)所示:

式中:VFB可以根據能帶理論得到，如式(2)所示。錐形TSV 的氧化層內外電勢差Uox可以通過氧化層表面的電荷量與體電荷數相等計算得到，如式(3)所示[21]，式中α為TSV 側壁與水平線之間角度值。由于本文中研究的是圓柱型TSV 結構，即當α＝90°時，圓錐形TSV 演變為圓柱形TSV，所以圓柱型氧化層內外電勢差Uox的公式如(4)所示。

當ψ(Rox)等于2VTln(Na/ni)時，結合式(1)、式(2)和式(4)可以得到圓柱型TSV 垂直開關的閾值電壓表達式，如式(5)所示:

式中:εox與εsi分別為氧化層與硅襯底的介電常數，Φm為TSV 金屬功函數，Φs為硅襯底功函數。Rox、Rm和Rdep分別為TSV 氧化層、TSV 金屬和耗盡層的外半徑，Na為轉接板摻雜濃度，ni為本征載流子濃度，VT為熱電壓。平帶電壓VFB中的單位面積氧化層電容Cox為與結構有關的參數，針對TSV 垂直開關的柱形金屬柵、環形溝道、環形有源區，單位面積氧化層電容為如式(6)所示[21]:

TSV 垂直開關和二維的MOS 開關區別在于TSV 垂直開關導電區域是三維的環形反型層，二維的MOS 器件的導電區域是在平面反型層，本質沒有變化，所以TSV 垂直開關的飽和區和線性區電流可以采用二維MOS 器件計算公式，如式(7)和式(8)所示:

式中:μn為電子遷移率，VGS和VDS分別為柵源電壓和漏源電壓，寬長比W/L為與結構有關的參數，針對TSV 垂直開關的柱形金屬柵、環形溝道、環性有源區，寬長比可以表示為:

式中:tn為源漏區摻雜深度。上述研究均未考慮MOS 管的二級效應且默認轉接板襯底接地電壓為零，當轉接板襯底電壓Vb≠0 時，會導致耗盡層厚度和閾值電壓變大等后果，會影響整個TSV 垂直開關的電學特性。

3 解析模型驗證與分析

本文采用有限元仿真軟件Sentaurus 進行器件建模，Sentaurus 中的器件模型三維結構如圖3 所示。本文在建模時，將TSV 結構理想化為圓柱型，經計算，當TSV 高度為50 μm 時，夾角α＝89.86°，閾值電壓為與理想情況誤差為1.6%，且誤差隨TSV高度的減小而減小。實際制造中TSV 側邊與水平夾角α≈90°，TSV 實際結構為圓柱型，因此可以忽略錐型TSV 結構所帶來的影響。圖4(a)表示了TSV 垂直開關的轉接板襯底摻雜情況，由圖可知本模型中的襯底所摻雜的雜質元素為第Ⅴ主族元素磷，雜質濃度為5×1015cm－3。圖4(b)表示了TSV垂直開關的源漏區域摻雜情況，由圖可知本模型中的源漏區所摻雜的雜質元素為Ⅲ主族元素硼，濃度為2×1020cm－3。并以此為固定條件對不同尺寸的TSV 垂直開關進行了電學仿真，其中TSV 垂直開關的TSV 高度(h)、TSV 直徑(d)、氧化層厚度(t)均可由現有工藝實現。本文使用MATLAB 軟件進行解析模型計算。將仿真所得結果與閾值電壓及漏極電流解析模型計算結果進行了對比。其中閾值電壓對比結果如表1 所示，漏極電流的轉移特性曲線及輸出特性曲線分別為圖5 與圖6，圖6 中FEM(Finite Element Method)為有限元仿真曲線，Model 為解析模型計算曲線。

表1 不同參數的閾值電壓

圖3 Sentaurus 中的TSV 垂直開關模型

圖4 Sentaurus 中的模型摻雜情況

圖5 不同參數的開關電流轉移特性曲線

圖6 不同參數的開關電流輸出特性曲線

由表1 與圖3 可知，在漏源電壓(VDS)等于0.1 V的條件下，當TSV 直徑(d＝5 μm)及氧化層厚度(t＝0.1 μm)不變時，增大TSV 高度不影響開關的閾值電壓；在漏源電壓(VDS)等于0.1 V 的條件下，當TSV 高度(h＝20 μm)及氧化層厚度(t＝0.1 μm)不變時，增大TSV 直徑會導致閾值電壓的減小，這是因為增大TSV 直徑會導致氧化層電容的增大，從而使得閾值電壓減??；在漏源電壓(VDS)等于0.1 V的條件下，當在TSV 高度(h＝20 μm)及TSV 直徑(d＝5 μm)不變時，增大氧化層厚度會導致閾值電壓的增大，這是由于氧化層厚度控制著柵電容的大小，氧化層越厚柵電容越小，柵極對于溝道的調控能力越弱，閾值電壓越大。由表1 可知，閾值電壓的計算結果一致性小于仿真結果，誤差小于10%。是由于采用仿真軟件Sentaurus 進行TSV 垂直開關結構建模以及電學特性仿真時，網格的劃分以及取值時存在一定誤差導致的結果。

圖6 為不同參數下的TSV 垂直開關的漏極電流輸出特性曲線，其中FEM(Finite Element Method)為有限元仿真曲線，Model 為解析模型計算曲線。由圖6(a)可知，在柵源電壓(VGS)等于3 V 的條件下，當氧化絕層厚度為0.05 μm、0.10 μm、0.15 μm時，TSV 垂直開關的飽和電流分別為67.9 μA、16.4 μA、4.2 μA，表明TSV 垂直開關的飽和電流隨氧化絕緣層的增大而減小，原因是增大氧化絕緣層厚度會導致柵電容減小，進而增大閾值電壓，從而使得電流變小。由圖6(b)可知:在柵源電壓(VGS)等于2 V 的條件下，當TSV 高度分別為20 μm、30 μm、40 μm 時，TSV 垂直開關的飽和電流可達1.8 μA、1.0 μA、0.7 μA，表明TSV 垂直開關的飽和電流隨TSV 高度的增大而減小，原因是增大TSV 高度會使得TSV 垂直開關的寬長比減小，從而導致輸出飽和電流減小。由圖6(c)可知:在柵源電壓(VGS)等于2V 的條件下，當TSV 直徑為8 μm，6 μm，4 μm 時，TSV 垂直開關的飽和電流分別為3.11 μA，2.43 μA，1.26 μA，表明TSV 垂直開關的飽和電流隨TSV 直徑的增大而增大，原因是增大TSV直徑會使得TSV 垂直開關的寬長比增大，從而導致輸出飽和電流的增大。

4 總結

針對三維集成中的TSV 垂直開關，本文提出了它的閾值電壓及漏極電流解析模型。用有限元仿真方法進行了模型驗證，結果表明誤差小于10%。并分析了不同結構尺寸對TSV 垂直開關閾值電壓及漏極電流的影響，補全了相關領域的研究空白，為TSV 垂直開關的應用提供了理論參考基礎。