有機封裝基板的芯片埋置技術研究進展

楊昆，朱家昌，吉勇，李軼楠，李楊

（無錫中微高科電子有限公司，江蘇無錫 214035）

0 引言

消費電子與移動通信產品朝著輕薄短小、多功能、高可靠度與低成本化的趨勢發展，要求IC 具有更多的I/O 端口、更高的密度、更優異的電和熱性能、更多的功能、更高的可靠性和性價比。為了應對這些挑戰，芯片級封裝（CSP）、系統級封裝（SiP）、晶圓級封裝（WLP）以及層疊封裝（PoP）等新型封裝技術得到了發展[1]。封裝基板埋置技術也是為應對這一挑戰而提出的解決方案之一，它將有源、無源元件埋入封裝基板，充分利用基板內部空間，釋放更多表面空間，是減小封裝體積的一種重要途徑，因此元件的內埋化成為重要的發展趨勢[1-2]。

根據國際半導體技術路線圖[3]，基板內元件埋置技術可以看作SiP 的一種高級形式。相比于器件表面組裝技術（SMT），基板內元件埋置技術的優勢主要表現在可以縮短信號傳輸的路徑，減少信號串擾、噪聲和電磁干擾，提高信號的傳輸速度，同時還可以節省線路板的面積，減輕質量，提高產品的可靠性并降低制造成本，這些優勢可以更好地滿足電子產品的高頻應用需求以及輕、薄、短、小等需求[1,4-5]。埋入無源元件的基板可以追溯到20 世紀70 年代開發的低溫共燒陶瓷基板（LTCC），LTCC 技術可以將電感、電容等埋入基板，該技術發展成熟并進入了實用化，國內外已有較多相關研究介紹[6-8]。繼陶瓷基板埋置技術之后，有機基板由于不用經歷燒結的高溫過程，除了可以埋置電容、電感等單一元件外，還可以埋置IC 元件、模組等復雜的有源器件，同時具有可大面積加工、厚度低等優勢，已得到快速發展[1-2]。近年來，玻璃基板具有優異的機械、物理和光學特性，可以實現較好的表面平整度、尺寸穩定性，有望進一步提升封裝的晶體管密度上限、降低功耗，因此受到越來越多的關注[9-11]。但是玻璃基板技術距離實現量產還需要一些時間，要替代有機基板還需要突破材料制備、成本及良率等問題，目前對玻璃基板芯片埋置技術的相關研究較少[12-13]。有機封裝基板在過去幾十年中一直是該行業的支柱，本文主要介紹有機封裝基板的芯片埋置技術，相對于電容、電感等單一元件的埋置，在有機基板內進行芯片埋置的難度更高，需要更高的精度控制、外形尺寸控制，并需要解決產品集成度、散熱設計優化及信號控制等一系列問題，同時要保證埋置基板的產品良率以減少芯片損失等，本文將詳細介紹封裝基板的芯片埋置工藝路線以及不同的芯片埋置基板技術典型案例。

1 芯片埋置技術工藝路線

根據芯片在封裝基板制造過程中的埋置先后順序，芯片埋置技術可簡單地分為芯片前置與芯片后置2 種不同的工藝路線[5]。

1.1 芯片前置

芯片前置是指先放置芯片然后在其上構建互聯的過程，早期GE 公司和Intel 公司、德國弗勞恩霍夫可靠性和微結構研究所（Fraunhofer IZM）等率先提出芯片前置技術并在該技術的研發上做了大量工作[14-16]。GE 公司是最早提出將芯片埋入基板的公司，是芯片埋置技術開發的先驅者。20 世紀90 年代，GE 公司基于芯片前置方案搭建了一種基于聚酰亞胺薄膜的鍍銅埋置平臺，并發展出一種電源覆蓋工藝技術（POL）[14]。GE 公司的POL 工藝平臺通過直接鍍銅連接芯片取代了焊線連接，在降低寄生互聯電感和熱性能方面具有很好的優勢，半導體管芯被夾在管芯兩側的Cu 層之間，可以提供雙面散熱通道和內部電磁干擾（EMI）屏蔽。GE 公司根據后續工藝步驟的不同在POL 工藝的基礎上繼續開發了ePOL、WPOL、POL-MCM、POL-kW等封裝類型。

BOETTCHER 等[16]報道了一種具有2 層金屬結構的層壓封裝埋置技術，其具體工藝流程如下。a）芯片貼裝。將芯片通過裝片膠或芯片黏接膜（DAF）貼裝在載板上，在該步驟中，裝片的精度至關重要，DAF 膜有更好的共面性，有利于對埋置后芯片上層樹脂厚度的控制。b）涂樹脂銅箔（RCC）層壓。芯片貼裝在載板上之后，用一塊RCC 在真空條件下與芯片壓合。c）激光鉆孔。通過激光鉆孔工藝使芯片PAD 露出，同時還可以在芯板上進行通孔加工；激光鉆孔工藝中可以先采用UV 激光對表面銅層加工，后用CO2激光對樹脂孔進行快速加工。d）金屬化。金屬化前需清理孔內及芯片PAD 上的樹脂殘渣、粗化孔壁，通過電鍍銅工藝進行填孔電鍍，實現芯片和外部電路連接。e）線路圖案化。利用光刻等工藝實現外層線路圖形化制作，最后進行阻焊層加工，進而完成基板的加工。該層壓封裝埋置技術工藝過程如圖1 所示。

圖1 層壓封裝埋置技術工藝過程[16]

相對于傳統封裝結構（芯片鍵合在基板上方），這種芯片前置埋置結構可以明顯降低封裝高度，同時芯片與基板直接金屬連接的方式比引線鍵合、倒裝焊連接方式的可靠性更高。當然，這種簡單的埋置結構只適用于I/O 數量少的器件，同時芯片埋置加工也會帶來額外的挑戰，如芯片裝片精度、層壓時芯片移動以及樹脂和芯片之間的熱失配可能導致的分層開裂情況。

1.2 芯片后置

與芯片前置相對應，芯片后置是指先單獨構建互聯，然后將芯片裝配在其頂部，率先對芯片后置技術進行開發的代表單位為喬治亞理工學院。喬治亞州理工學院于2010 年報道了一種采用有源和無源元件后置的新型有機基板埋置技術[5]，在單顆封裝體/模塊中實現了多個有源和無源元件埋置，旨在滿足高度集成系統的需求，該有機基板埋置結構如圖2 所示。

圖2 有機基板埋置結構[5]

該結構關鍵的工藝流程包括2 部分：一是構建空腔，在已知合格基板上通過等離子體、激光等技術在介質層中制造高精度空腔，清潔空腔以露出空腔內的細間距金屬焊盤，采用化學鍍鎳浸金工藝對空腔內部和基板表面的焊盤進行保護；二是超細節距銅微凸點的芯片互聯，該研究團隊采用了一種新型銅微凸點低溫鍵合工藝將硅芯片嵌入基板空腔。

相對于芯片前置技術，芯片后置的優勢有很多，比如可通過不同深度的空腔實現對不同厚度或者不同材料的芯片進行埋置，可以很好地解決芯片前置技術中出現的芯片尺寸限制、層壓芯片的位置穩定性問題；在埋置組裝前選用已知合格芯片和預測試合格基板，可大大提升埋置基板的良率、產量，降低損失；可更容易實現返工、維修（如有必要）；芯片后置的結構中芯片一般在基板最外層，更容易進行散熱；工藝流程對基板加工的基礎設施改動影響較小，并具有更快的交期、更短的上市時間等諸多優點[5]。

2 芯片埋置技術典型方案

經過多年的研究與發展，芯片埋置技術目前已經在封裝基板市場占有一席之地，隨著電子器件的小型化和高性能化，奧特斯（AT&S）、新光電氣（Shinko Electric）、日月光（ASE）等公司在芯片埋置基板市場展開了激烈競爭。埋置基板產品由于自身的特殊性，在工藝技術上存在各種挑戰，因此除了基板廠之外，封測廠、電子元件制造商以及專業的研發機構等也會針對不同產品直接開發相應的芯片埋置技術。

2.1 SESUB

SESUB 是TDK 公司獨立開發的一種芯片埋置基板技術，該技術可實現無源和有源元件的垂直集成，并采用板級埋置加工工藝，對于SiP 模組來說是一個有吸引力的解決方案。

SIEROSHTAN 等[17]于2012 年報道了一款采用SESUB 技術加工的SiP 模組，SiP 模組樣品截面如圖3（a）所示，該SESUB 基板厚300 μm，包括4 層布線、3層介電層以及上下阻焊層，芯片嵌入在介電層Resin 2中，并與金屬層Layer 3 連接。為了控制總厚度，埋置的芯片一般會被減薄到50～100 μm，同時嵌入的芯片可根據上下互聯密度的不同選擇“Face-up”或“Face-down”放置方式。芯片被埋置在基板的中間位置，采用激光開孔的方式使芯片焊盤露出，然后進行圖形化以使芯片與基板連接，隨后加工形成最終的基板。

圖3 TDK 公司采用SESUB 技術加工的SiP 模組[17]

使用SESUB 技術前后具有相同功能的2 個SiP模組尺寸對比如圖3（b）所示。很明顯，采用SESUB 技術方案的模組面積幾乎只有標準層壓基板SiP 模組的一半。標準層壓基板SiP 模組表面貼裝的器件受限于表面尺寸，SESUB 技術由于可以將芯片埋置到有機基板內部，從而提高了集成度，同時小尺寸、低成本和快速上市等優勢使采用SESUB 技術方案的SiP 產品更具有競爭力。目前SESUB 技術主要用于功能電路的微模塊化，該技術特別適用于可穿戴設備、醫療設備或智慧家庭產品，其典型應用有智能手機的高性能電源管理單元（PMU）以及藍牙模組等。

2.2 ChipsetT

ChipsetT 技術是由 FlipChip International 和Fujikura 公司于2011 年提出的柔性基板芯片埋置技術[18-19]，該技術利用柔性聚酰亞胺層實現超薄封裝，是一種SiP 解決方案，可以實現單個或多個芯片的埋置。

ChipsetT 工藝流程如下。

a）芯片埋置前加工。該技術在芯片埋置前需要利用重布線層（RDL）技術對芯片PAD 進行重新布局，重新布局后的芯片表面如圖4 所示。

圖4 重新布局后的芯片表面[19]

b）基板層壓材料加工。采用柔性電路板工藝對每層單面覆銅板和雙面覆銅板進行相應的線路加工、開孔、導電漿料填孔等工序，完成每層線路的加工，圖5為基板層壓材料加工示意圖。

圖5 基板層壓材料加工示意圖[19]

c）層壓成型。采用共層壓工藝將所有加工好的芯片、覆銅板材料按順序堆層，然后加熱、層壓，在層壓過程中導電漿料會燒結連接每層的線路和芯片的PAD，最后進行阻焊層加工、打標、切割等后端工序，完成基板加工，共層壓工藝流程如圖6 所示。

圖6 共層壓工藝流程[19]

ChipsetT 工藝具有諸多優勢：有利于優化基板設計，芯片埋置前利用RDL 技術對芯片PAD 進行重新布局，可使基板有更好的布線間距及空間，在設計上具有很大的靈活性；層壓前每層布線層和芯片都經過篩選，剔除不良，可以大幅度提升產品良率；可以適配成熟制程和大批量生產設備。這些優勢可以保證ChipsetT 解決方案的成本效益，對于高度集成組件的應用來說是一個很好的解決方案。ChipsetT 技術主要瞄準智能手機、平板電腦、醫療診斷、汽車、安全、傳感器和光伏等目標終端市場，可以為MEMS 模塊、電源模塊、控制模塊等產品提供超薄和極低成本的芯片封裝支持。

2.3 MCeP

MCeP 技術是由Shinko Electric 公司于2008 年左右開發的一種埋置封裝基板技術[20]，該技術的開發旨在解決傳統PoP 封裝結構的一些問題。傳統的PoP 結構如圖7（a）所示，其底層封裝形式通常是倒裝芯片球柵陣列（FC-BGA）封裝，上層通常是存儲器件的封裝。傳統PoP 結構會存在一些問題，如封裝翹曲較大，為了控制翹曲，封裝時通常會使用更厚的基板，導致封裝體的總高度明顯增加。MCeP 由底部基板、上層基板和模封樹脂組成，IC 和其他無源器件被埋置在上層基板和底部基板2 個基板內部，類似三明治結構，如圖7（b）所示。正是由于其上層基板和底部基板形成的對稱結構，MCeP 翹曲非常小，MCeP 樣品如圖7（c）所示[21]。

圖7 傳統PoP 結構、MCeP 結構與樣品圖[21]

MCeP 技術本質上是一種多基板組裝工藝技術，整個MCeP 工藝流程均使用成熟的封裝技術，因此具有高可靠性和高良率。MCeP 的工藝流程主要可分為以下幾個部分：首先使用倒裝焊將裸芯片安裝在底部基板上；然后上層基板和底部基板通過銅核球進行焊接，采用銅核球主要是為了防止焊球塌陷，可以使上層基板和底部基板之間保持特定的距離，2 個基板之間的空隙采用模封樹脂等進行填充；最后在底部基板進行植球，完成MCeP 封裝基板結構。MCeP 用傳統的組裝工藝組裝IC 芯片和有源/無源元件，結構穩定，在實現低翹曲的同時降低尺寸，封裝體表面具有高設計靈活性，該技術主要應用于移動設備及AR/VR 的應用處理器、圖像處理器、無人機應用處理器、物聯網產品（如智能手表等）、天線組件、固態硬盤的內存控制器等多種類型產品。

2.4 FC-EIC

CoIoS結構是一種基于硅中介層的封裝結構，一般將芯片放置在包含RDL 布線層的硅中介層上實現高密度互聯，硅中介層通過焊料與封裝基板相連。FC-EIC是由Unimicron 公司于2013 年提出的一種封裝基板技術[22]。CoIoS 與FC-EIC 結構如圖8 所示。在FC-EIC 結構中，硅中介層埋置在了封裝基板內形成EIC，芯片通過倒裝的方式與EIC 互聯。相對于CoIoS封裝結構，FC-EIC 結構中的硅中介層與基板間的連接采用Cu-Cu 互連方式，減少了焊料的使用，可以實現更小的封裝體積、更優異的電性能（較低的電阻和電感）；FC-EIC 結構可采用更薄的硅中介層（30 μm/50 μm）埋入基板，更薄的硅中介層在孔加工和孔電鍍時的難度及加工成本更低；另外，FC-EIC 結構中的硅中介層還可以用玻璃中介層進行替代，玻璃中介層具有更好的高頻低損耗特性、更高平整度以及可調的熱膨脹系數（CTE）[23]。

圖8 CoIoS 與FC-EIC 結構[22]

EIC 的主要加工工藝流程如下：a）硅中介層臨時鍵合，將經過RDL 加工的硅中介層臨時鍵合在具有適當CTE 的硅片、玻璃或金屬載體上；b）ABF 層壓，采用ABF 膜將硅中介層覆蓋層壓；c）基板布線加工，通過激光鉆孔在層壓的ABF 膜上形成通孔，然后通過種子層、圖形化、鍍銅、去膜、刻蝕種子層等工藝實現線路加工，重復進行直到完成布線；d）阻焊層加工、解鍵合、切割等。EIC 的部分加工工藝流程如圖9 所示，由于EIC 結構的不對稱性，EIC 工藝面臨的一個非常具有挑戰性的問題是翹曲，可通過在壓膜時選用具有不同CTE 的ABF 材料來控制翹曲。

圖9 EIC 的部分加工工藝流程[22]

EIC 技術可以利用硅/玻璃中介層為多芯片集成提供SiP 平臺，這種結構避免了中介層與基板間的焊料和底填膠的使用，可以使用板級工藝制造，在降低成本的同時兼具更薄的厚度，該封裝結構在面向手機等移動終端產品時是更為有利的。

2.5 eHDF 與i-THOP

eHDF 與i-THOP 技術均屬于無TXV 的高密度封裝方案，主要是面對高性能計算（HPC）中的邏輯和高帶寬存儲器（HBM）接口互聯需求不斷增加而提出的解決方案。eHDF 是SiPlus 公司的一種新型無硅通孔（TSV）封裝基板技術，該結構由HU 等[24]于2015 年提出，旨在滿足異構集成、小尺寸、薄型化和低成本封裝的要求，采用高密度膜（HDF）代替硅中介層直接與無芯基板相連。有硅中介層封裝結構與eHDF 封裝結構對比如圖10 所示，相對于有硅中介層封裝結構，eHDF基板可以減少焊接點、降低封裝的高度及重量、降低整個系統組裝和中間測試的成本。

圖10 有硅中介層封裝結構與eHDF 封裝結構對比[24]

eHDF 基板的加工需要使用2 種工藝平臺：半導體精細線路加工工藝平臺和板級層壓基板加工工藝平臺。加工工藝流程如圖11（a）～（c）所示，主要分2 個部分進行：一是通過半導體精細線加工技術在載體1的臨時鍵合層頂部進行精細線路加工，一般通過3 層布線形成薄膜RDL1，完成薄膜RDL1 之后進行解鍵合、切割，形成RDL1 薄膜單元；二是將薄膜RDL1 重構，采用板級層壓基板工藝將積層介電材料直接層壓在薄膜RDL1 上進行后續RDL2 的線路加工。完成后的eHDF 基板可從載體2 上剝離，對焊盤進行表面金屬化處理形成最終的eHDF 基板，如圖11（d）所示。從eHDF 基板截面SEM 圖可以看到eHDF 基板的雙層結構，如圖11（e）所示。

圖11 eHDF 基板加工工藝流程及基板樣品圖片[25-26]

Shinko Electric 公司擁有類似的頂層細線路基板技術——i-THOP。SHIMIZU 等[27]于2013 年報道了在有芯基板的頂層表面進一步進行精細線路加工以實現基板表面芯片間高速互聯，i-THOP 封裝基板結構如圖12（a）所示，由圖12（b）（c）可知，過孔直徑達10 μm，精細線路部分的最小線寬/線距L/S 達2 μm/2 μm。Shinko Electric 公司在i-THOP 技術基礎上進一步提出的DE-RDL 結構如圖12（d）所示，該技術將芯片嵌入到RDL 結構和基板之間，可用于移動設備中的應用處理器封裝[28]。

圖12 i-THOP 技術[27-28]

2.6 EMIB

嵌入式多芯片互聯橋（EMIB）是由Intel 公司的MAHAJAN 等[29]于2008 年提出，并經過十余年開發、擴展，最后發展到實用化的技術[30-32]。EMIB 是一種先進、經濟、高效的異構芯片高密度互聯方法，該技術使用硅橋替代硅中介層用于芯片互聯，實現芯片到芯片的高帶寬、低延遲和低功率通信，為異構芯片集成應用開辟了新的道路。

EMIB 技術通過增層技術將硅橋嵌入有機基板中，埋入基板內的硅橋通過頂部2 層疊孔并結合后道互聯工藝實現與封裝基板頂部倒裝芯片焊盤相連。硅橋的埋入只提高了基板局部的布線密度，不會對其他芯片的封裝、封裝基板的整體結構造成影響。與CoWoS 等采用硅中介層的高密度多芯片封裝技術相比，EMIB 技術無需使用TSV 技術即可實現多個芯片局部互聯，不會對電信號傳輸路徑產生不利的影響，其組裝過程也比硅中介層的組裝少一道焊接工序，具備一定的成本優勢。因此，各大研究機構相繼圍繞硅橋探索其在高密度互聯、異質集成方面的應用[33-36]。

EMIB 技術增加了封裝基板制造的復雜性。EMIB基板加工的關鍵部分工藝流程如圖13 所示，具體流程如下：a）在硅橋埋置前，有機基板可采用標準制造工藝流程進行加工，直到頂部最后2 層，隨后為硅橋埋置創建一個獨特的空腔；b）將硅橋通過DAF 膜固定在基板腔體銅箔上適當的位置并固化；c）使用薄膜型介電材料和薄膜層壓技術在整個封裝基板上層壓樹脂膜；d）在硅橋區域形成高精度的窄節距過孔，過孔需精準落在硅橋PAD 上，同時在基板其他非硅橋區域形成較大節距的過孔；e）采用電鍍工藝對孔進行電鍍填充以實現硅橋到基板的連接；f）通過布線、層壓、鉆孔、鍍銅的方式制作頂部2 層互聯結構和焊盤，完成整個基板加工。

圖13 EMIB 基板加工的關鍵部分工藝流程[31]

硅橋采用FAB 后道工藝進行加工，硅橋減薄后的厚度小于75 μm，一般具有4 層金屬布線和表面PAD層，金屬布線層可用來實現信號或電源傳輸，金屬布線層最小L/S 可達1 μm/1 μm[37]。

EMIB 技術中要實現硅橋的嵌入有很多加工上的困難和挑戰[38]，將硅橋準確、可靠地嵌入有機基板是EMIB 先進封裝技術的核心，其中關鍵技術包括：1）硅橋鍵合前后的翹曲控制以及硅橋埋置后基板加工及封裝工藝過程中用的介電材料，由于硅橋本身較薄，并且硅背面貼DAF 膜，兩者CTE 不匹配，在不同的工藝條件下硅橋外形會發生變化，因此需要選擇合適的DAF 材料和最佳的硅橋鍵合工藝條件，以控制硅橋外形變化；2）硅橋背面與空腔材料表面之間界面要求無空洞且具有一定的可靠性，界面空洞會增加硅橋分層風險以及化學品滲入風險，良好的界面還有助于減小硅橋加工過程中的移位。另外硅橋的嵌入位置精度以及過孔到硅橋PAD 的套刻對準精度等方面也存在著挑戰，并直接關系到基板與硅橋的互聯。

目前，EMIB 技術已被應用于Intel 公司的FPGA、GPU 以及人工智能、服務器芯片和其他以數據為中心的HPC 領域。

2.7 DBHi

直接鍵合異質集成（DBHi）由IBM 于2018 年提出概念[39]，與Intel 公司的EMIB 技術相似，DBHi 技術也是使用硅橋來實現異構芯片間的高帶寬、低延遲和低功率通信，如CPU/GPU 和內存系統間的通信。典型的DBHi 封裝結構如圖14 所示[40-41]。

圖14 典型的DBHi 封裝結構[40]

整個DBHi 結構的封裝過程如下。a）硅橋加工。硅橋進行減薄、劃片加工，因為硅橋先要連接2 個主芯片，然后放置在基板的凹槽內，因此硅橋的強度和尺寸精度至關重要。b）芯片連接。采用熱壓鍵合技術（TCB）將圖14 中主芯片Chip 1 與硅橋連接，鍵合過程中采用非導電芯片黏接膠（NCP）進行預填充，NCP材料在固化后可以很好地連接并固定主芯片Chip 1與硅橋形成的組件。然后采用TCB 技術將主芯片Chip 1 與主芯片Chip 2、硅橋形成的組件進行連接，每次鍵合后都需要進行NCP 固化。c）倒裝底填。將形成的芯片組以表面貼裝的方式與有機基板連接，然后用底填膠對芯片與基板縫隙以及硅橋下凹槽進行填充。一般凹槽底部僅靠底填膠的毛細作用很難完全填充，因此在固化時通過循環施加真空和壓力的方式可以使底填膠進入凹槽并固定硅橋。d）散熱片貼裝。

DBHi 技術需要在基板表面加工凹槽用于芯片倒裝時硅橋的埋置，封裝基板凹槽一般要利用機械鉆孔工藝在基板中心加工，在凹槽加工過程中要精確控制凹槽的深度，避免損失內部布線，同時需要關注基板的翹曲控制。從封裝基板整體加工難易程度的角度來看，DBHi 技術中封裝基板的加工難度相對于Intel 公司的EMIB 技術明顯降低。

除上述介紹的封裝基板芯片埋置技術之外，還有三星、AT&S 等公司或研究所開發的各種不同的芯片埋置技術[14,42-45]。AT&S 將其芯片埋置技術稱為ECP 技術，并實現了ECP 技術的商業化，可用于汽車、通信、醫療和手機等領域，如可穿戴設備、MEMS、無線連接模塊等便攜電子設備和助聽器等醫療產品；Schweizer公司是芯片埋置技術的早期進入者，其p2-PACK?工藝可以實現功率半導體的埋置，該工藝主要的應用領域在于直流電和交流電系統之間的轉換，如逆變器、轉換器、工業電機驅動和汽車應用產品等。

3 結束語

封裝基板埋置技術的發展從陶瓷基板過渡到有機基板，從簡單的電容、電感等簡單元件埋入發展到多芯片、模組埋入，不斷滿足人們對新一代電子產品的需求。進入“后摩爾定律時代”，高端封裝工藝迭代已成為新的發展趨勢，異質集成正在重塑產業生態。有機封裝基板芯片埋置技術正在從多芯片封裝、SiP方向（如SESUB、eHDF 技術）逐步向高性能、超高密度互聯接口的異質集成方向（如EMIB、DBHi 技術）發展，并成為異質集成技術的基礎支撐和關鍵解決方案之一。

目前，隨著大算力應用的迅猛發展，高性能計算、自動駕駛、人工智能、大數據等新興應用需求開始逐漸取代手機/PC 成為新一輪半導體周期驅動力。有機基板的芯片埋置技術既可以提高芯片的集成度，又可以改善信號傳輸性能，為實現高集成度和高性能封裝提供了有效解決方案。在高性能計算方面，有機基板的芯片埋置技術可以實現高密度芯片布局、互聯和緊湊的封裝結構，可提供更高的計算能力和更低的能耗，這對高性能計算應用來說至關重要；自動駕駛系統對實時數據處理和決策能力的要求極高，采用有機基板芯片埋置技術可以將傳感器芯片和處理芯片緊密集成，提供更快的數據傳輸和更低的延遲，從而提高自動駕駛系統的響應速度和安全性。隨著材料科學、制造工藝和封裝設計的不斷進步，有機基板芯片埋置技術將實現更高的集成度，從而提供更高的性能和更小的尺寸；通過優化芯片埋置結構和信號傳輸路徑，實現更低能耗；通過優化材料和工藝實現更高的可靠性，滿足長期穩定運行的應用需求。有機基板芯片埋置技術如EMIB 等有望為先進封裝市場的新一輪成長提供動力，打開更廣闊的發展空間。