基于智能天線的UHF RFID接收機中IQ解調器的設計與實現

李建雄，劉 崇，范 超，史偉光，熊海青

（1.天津工業大學 電子與信息工程學院，天津 3003873；2.廈門軟件職業技術學院，福建 廈門 361024）

基于智能天線的UHF RFID接收機中IQ解調器的設計與實現

李建雄1，劉 崇1，范 超1，史偉光1，熊海青2

（1.天津工業大學 電子與信息工程學院，天津 3003873；2.廈門軟件職業技術學院，福建 廈門 361024）

論述了基于智能天線的RFID接收機中IQ解調的基本原理和實現方法.運用ADI公司PLL ADF4350輸出本振信號與固定IF調制信號在IQ解調器ADL5380混頻得到IQ基帶信號，然后進行濾波和調理，并送入模數轉換器AD7352中進行數字化.經測試表明：本設計在中心頻率837.5 MHz的10 M帶寬內可以很好地實現RFID接收機中IQ解調的功能.

射頻識別；UHF RFID讀寫器；功率可程控；防碰撞

無線射頻識別（radiofrequencyidentification，RFID）是一種自動識別技術，該技術通過無線射頻方式獲取物體的相關數據，無需與被識別物品直接接觸即可完成信息的輸入與處理，能實時、準確、快速地采集信息，因此得到了廣泛的應用[1].根據其工作原理，RFID系統可分為電感耦合和電磁反向散射耦合.而UHF RFID是根據電磁反向散射耦合的原理，運用雷達原理模型，依據電磁波的空間傳播規律進行通信.但UHF RFID依然存在諸多不足，如閱讀距離近、標簽易丟失、天線增益小等缺點.智能天線是利用多個天線陣元組合進行信號收發的天線，能夠通過每個天線陣元中調制信號的幅度加權系數、頻率和相位，來調整發射和接收天線的方向圖，以便在不同的信號環境中達到性能最優，大大改善其性能[2].本文主要給出了基于智能天線的RFID接收機中IQ解調原理與實現方法，重點設計了PLL本振模塊、IQ解調模塊、ADC模塊以及各模塊之間的接口和濾波電路，并進行了各個模塊的調試.

1 RFID閱讀器的接收機的整體設計

本接收機基于18000-6C（EPC Gen2）標準，并且根據智能天線多波束切換的思想，引入了無源相控陣智能天線.它通過四單元天線陣耦合標簽反射回來的電磁波.四路調制信號經過濾波后分別進行低噪聲放大，然后與由DDS產生的頻率、幅度、相位可控的本地信號進行混頻，下變頻至固定的頻率和相位，同時完成幅度系數加權.四路IF調制信號經過功率合成器耦合成一路信號，并進行IQ解調成基帶信號，然后通過AD進行數字化后，送入DSP進行數字基帶處理，系統的整體框圖如圖1所示.

圖1 基于智能天線的RFID接收機的整體框圖Fig.1 Overall block diagram of RFID receiver based on smart antenna

2 IQ解調器的設計與實現

RFID系統的讀寫器與電子標簽之間的通信采用的調制方式是ASK，標簽反射回來的載波信號經過一定的空間距離傳播后，會有一定的相位偏移，IQ解調則可以消除相位偏移造成的信號誤判，與包絡檢波相比，可以大大減小誤碼率[3].

2.1 IQ解調器的總體設計

接收機前端調制信號經過第一次下變頻后的固定IF調制信號與PLL產生的本振信號進行混頻產生IQ兩路信號，分別經過低通濾波和隔直流之后，進行A/D轉換，送至DSP進行數字基帶處理，其總體框圖如圖2所示.

圖2 I/Q解調器的總體設計圖Fig.2 Overall design of I/Q demodulator

2.2 IQ解調電路的設計

本設計中采用ADI公司的ADL5380作為IQ解調主控芯片.ADL5380是一款寬頻帶的正交IQ解調器，涵蓋從400 MHz到6 GHz的RF/IF輸入頻率范圍.差分RF輸入提供功能良好的50 Ω寬帶輸入阻抗.同時其內部擁有集成的移相器可把輸入的PLL輸出的LO信號轉化為相位相差90°的正交LO信號，其工作過程大致如下：PLL輸出的LO信號和IF調制信號，通過差分方式輸入到ADL5380中，ADL5380內部分別進行IQ下變頻，然后通過差分方式輸出IQ兩路基帶信號.其具體的設計電路圖如圖3所示，但圖3中略去了電源退耦電容.其中由于IF調制信號為單端信號因此需要用一個Balun（TC1-1-13）完成信號由單端到雙端差分的轉化.

2.3 本振信號源的設計

PLL主要由鑒相器、環路濾波器、分頻器、壓控振蕩器，如圖4所示.

壓控振蕩器輸出的頻率經過N分頻后輸入到鑒相器中與參考時鐘進行瞬時相位比較，并輸出二者誤差電流.誤差電流經過環路濾波器的低通濾波后，將誤差電流轉化為直流電壓，進一步來控制壓控振蕩器輸出頻率，這樣就完成一個閉環反饋，進而達到頻率的穩定，實現鎖相的功能[4-5].

圖3 ADL5380 IQ解調電路Fig.3 ADL5380 IQ demodulation circuit

圖4 PLL的原理框圖Fig.4 Block diagram of PLL

本設計中PLL采用ADI公司的ADF4350作為LO的主控芯片，ADF4350是一款帶小數N分頻和整數N分頻鎖相環頻率合成器，覆蓋從137.5 MHz至4 400 MHz的頻率范圍.它集成了電壓控制振蕩器（VCO）以及鑒相器和程控的分頻器.外部輸入時鐘是20MHz，鑒相器的參考時鐘為10MHz，輸出837.5MHz，采用差分形式輸出，同時解調器ADL5380使用基于多相濾波器的分相器，對PLL各次諧波比較敏感，因此要對ADF4350輸出的本振信號進行差分低通濾波器.因此要對本電路主要進行環路濾波器和差分濾波器的設計.

PLL采用 ADI公司的 PLL專用設計軟件ADIsimPLL進行設計，設置環路帶寬為50 kHz，相位裕度為45°.根據實際元器件的數值，環路濾波器的實現電路以及在Multisim中仿真結果如圖5所示.由圖5中可知在51.282 kHz處幅度為-0.167 7，其對應相位值為-11.135°.

圖5 環路濾波器的實現電路及頻率響應Fig.5 Implementation circuit and magnitude frequency response of loop filter

ADF4350采用差分信號輸出，可以有效抗外界噪聲干擾.根據PLL輸出的頻譜分析可知，未濾波前二次諧波為-36 dBm，三次諧波為-16 dBm，為了不影響ADL5380的特性，需要將其諧波功率降到-40 dBm以下，因此在ADF4350輸出端需要差分濾波.ADF4350工作頻率為837.5 MHz，二次諧波頻率為1 675 MHz，故濾波器的通帶截止頻率為900 MHz，阻帶截止頻率為1 500 MHz，阻帶插入損耗至少為-25 dB，根據插入損耗法設計濾波器原則，需要七階切比雪夫等波紋濾波器[7].所設計差分濾波器電路和在ADS軟件中濾波器混合模S參數SDD11、SDD21仿真結果如圖6和圖7所示.

圖6 七階差分濾波電路Fig.6 Seven order differential filter circuit

圖7 差分濾波器的SDD11和SDD21Fig.7 SDD11and SDD21of differential filter

圖7中的通帶帶寬為1.1 GHz，由于工程中軟件仿真的帶寬要比實際帶寬高1.2～1.5倍，才能滿足要求.

2.4 低通濾波器的設計

混頻之后IQ路信號下變頻為基帶信號，采用低通濾波器進行濾波.在低頻濾波中有源濾波器有著無可替代的優勢，由于不需要電感，可以大大減少體積，且由于輸入阻抗很高，可以大大減少電容的值.根據ISO18000-6C（EPC Gen2）標準，需要一個通帶帶寬為500 kHz、阻帶頻率為1 MHz的低通濾波器.本設計采用Sallen-Key拓撲結構，運用Filter Solution軟件設計的有源全極點單放大器且增益的四階巴特沃斯低通濾波器.根據元器件的實際值，用Multisim進行仿真調試最終得到的設計結果如圖8所示[7-8].其幅頻響應特性曲線如圖9所示.

2.5 ADC的設計

本設計中ADC芯片選用的是ADI公司的AD7352.它是一款雙通道、12位逐次逼近型ADC，具有最高達3MSPS的吞吐速率.AD7352內置2.048 V基準電壓源，也可使用外部基準電壓源.

為了給ADC提供適當的信號電平和功率，更好地發揮ADC的性能，在其輸入端需要差分放大器進行驅動.本設計選用的芯片為AD8138，差分信號通過、端輸入，配合外圍電阻電容后可以提供適當的增益和濾波作用，同時輸出的共模電壓等于加載到輸入端的電壓.本設計中ADC的基準電壓采用內部的基準電壓即2.048 V，因此ADC輸入端需要1.024 V的共模電壓. ADC基準電壓2.048 V在REFA端口輸出，經過緩沖放大器AD8022之后，通過電阻分壓，產生1.024 V的電壓，為差分放大器AD8138提供端的輸入電壓，進而為AD7352提供適當的共模電平.其具體設計電路原理如圖10、圖11所示.其中差分放大器AD8138的增益為β=R70/R75，濾波特性為f=（2πR70C104）-1.

圖8 四階巴特沃斯有源濾波器電路Fig.8 Fourth-order Butterworth active filter circuit

圖9 有源濾波器的幅頻響應Fig.9 Active filter magnitude frequency response

圖10 ADC差分驅動電路原理圖Fig.10 ADC differential drive circuit schematics

圖11 ADC AD7352原理圖Fig.11 ADC AD7352 schematic

3 IQ解調器測試

測試的主要內容是測試各模塊的輸出特性.測試主要使用的儀器有Agilent N5182B MXG X系列射頻矢量信號發生器、固偉GDS3354示波器、英數SA1030D數字頻率特性分析儀、Agilent E4402B頻譜分析儀和AgilentE5070B網絡分析儀、Agilent 16801A邏輯分析儀.

差分濾波器主要工作在837.5MHz處，用網絡分析儀測得的七階單端濾波器傳輸特性S21如圖12所示.

圖12 七階單端濾波器的幅頻響應Fig.12 S21 of seventh-order single-ended filter

由圖12可見，在837.5 MHz其輸出特性S21的幅值為-2.034 7 dB，由于測試導線等設備誤差，測試出結果與真實值稍微偏大.阻帶衰減全部在-35 dB以下.

四階有源低通濾波器用數字頻率特性分析儀測得的幅頻響應與相頻響應如圖13所示.

圖13 低通濾波器的幅頻和相頻響應Fig.13 Low-pass filter amplitude and phase frequency response

由圖13可知，在通帶499.76kHz處其幅值為0.0 dB，阻帶1 MHz處其幅值為，-21.60 dB.從相頻特性可以看出，在通帶內其相位基本成線性，群延時基本一樣.可知濾波器設計的滿足需求.

用頻譜分析儀測得ADF4350 PLL未濾波前和濾波后的輸出頻譜如圖14、圖15所示.

圖14 PLL未濾波前頻譜特性Fig.14 PLL spectrum before filtered

圖15 PLL濾波后頻譜特性Fig.15 PLL spectrum after filtered

未濾波前其有明顯的二次諧波-6.28 dBm、三次諧波-16.02 dBm.濾波后二次三次諧波已經沒有，837.5 MHz處的輸出功率為2.9 dBm，由于測試儀器的掃頻分辨率，只能觀察到838 MHz的頻點.

用示波器觀察IQ解調后的信號經過低通濾波并經過差分驅動后輸入ADC的波形如圖16所示.

圖16 輸入到ADC的波形Fig.16 Waveform of input to the ADC

由圖16可看出，其電壓峰峰值為1.74 V，最小值160 mV，最大值1.98 V，滿足ADC需要的電壓范圍0～ 2.048 V.

當輸入高電平時，給ADC的SCK引腳16 M的時鐘信號時，用邏輯分析儀測得ADC輸出的其中一路信號如圖17所示.

圖17 ADC輸出的數字信號Fig.17 Digital signal from ADC output

在CS為低電平時，每個時鐘的下降沿時開始輸出一位二進制數據.每一次采樣需要16個時鐘，其中前后各有兩位 0補充，由圖 17可知二進制為111010110010，對應該的十進制為3 762，計算出的模擬電平為1.881 V，與輸入的一致即高電平.

4 結束語

IQ解調技術是一種抗干擾性強，適用性廣的解調方法，可以大大減少誤碼率.本文主要完成了UHF RFID閱讀器接收機中的IQ解調器的設計和調試。通過測試，在中心頻率837.5 MHz的10 M帶寬內，本設計可以實現-35 dBm靈敏度、500 k的奈奎斯特帶寬及3 M的最大采樣速率，可以很好的實現IQ解調的功能，同時其符合ISO18000-6C（EPC Gen2）標準.

[1]金榮洪，耿軍平.無線通信中的智能天線[M].北京：北京郵電大學出版社，2006.

[2]FINKENZELLER K.RFID Handbook，Radio-Frequency Identi cation FundamentalsandApplications[M].2nded.NewYork：Wiley，2003.

[3]徐新.數字接收機中I/Q解調算法的研究[D].成都：電子科技大學，2005.

[4]張濤，陳亮.電荷泵鎖相環環路濾波器參數設計與分析[J].現代電子技術，2008（9）：87-90.

[5]高佩艷，丁恩杰.鎖相環環路濾波器部分設計分析[C]//中國煤炭學會煤礦自動化委員會.中國煤炭學會自動化專業委員會學術會議論文集.中國江蘇，2006.

[6] CHAN Ken.Design of Differential Filters for High-Speed SignalChains.[2007-01-01].http：//www.ti.com/lit/an/slwa053b/ slwa053b.pdf.

[7] MOSCHYTZ G S.Low-sensitivity，low-power active-RC allpolefiltersusingimpedancetapering[J].CircuitsandSystemsII：Analog and Digital Signal Processing，IEEE Transactions on，1999，46（8）：1009-1026.

[8]WILLIAMS Arthur B，TAYLOR Fred J.電子濾波器設計[M].北京：科學出版社，2008.

Design and implementation ofIQ demodulatorin UHF RFID receiversbased on smart antenna

LI Jian-xiong1，LIU Chong1，FAN Chao1，SHI Wei-guang1，XIONG Hai-qing2
（1.School of Electronics and Information Engineering，Tianjin Polytechnic University,Tianjin,300387,China；2.Xiamen Institute of Software Technology,Xiamen 361024，China）

The theory and implementation of the IQ demodulator in the RFID receivers based on the smart antenna is described.The IQ baseband signal is obtained from ADL 5380 by mixing the local oscillator signal generated by the PLL with the modulated signal.After a series of processes,such as filtering,the baseband signal is digitized in the ADC AD7352.The test result shows that the designed circuit can accomplish the IQ demodulation in the RFID receivers in 10 M bandwidth at the center frequency 837.5 MHz.

RFID；UHF RFID reader；power programmable；anti-collision

TP311

A

1671-024X（2014）05-0063-06

2014-07-02

國家自然科學基金項目（61372011）

李建雄（1969—），男，副教授，碩士生導師.E-mail：lijianxiong@tjpu.edu.cn