基于FPGA數字視頻自動倒換器的設計與實現

許衛行 展再銘 江蘇省廣播電視總臺

1.概述

為提高安全播出的可靠性，廣播電視信號系統中一般具有幾路不同路由、不同傳輸方式的相同SDI數字視頻信號源，經過自動倒換設備（2選1、3選1等）選擇一路信號輸出，這樣，即使一路輸入信號因故中斷，也不會影響最終的安全播出。

常規的SDI數字視頻自動倒換設備一般只對SDI同步進行檢測，不同時對視頻內容（如黑場、彩條、靜幀等）、嵌入音頻的狀態做全面的分析，難以滿足廣播電視安全播出需要。為此，我們自主研發4選1數字視頻SDI倒換器，能對視頻的幀內容進行檢測，實現安全可靠的信號倒換。

2.技術特點

（1）基于FPGA設計，對所有視音頻狀態實時對比，同時實現對SDI信號丟失、黑場、75%彩條、100%彩條、靜幀、音量的快速檢測，按照優先級進行自動倒換，對輸入信號判斷的準確性、快速性大大提高。

（2）自適應的靜幀檢測。通過移動物體檢測和像素變化統計等方法進行靜幀檢測，其中，移動物體能被快速檢測，單色場需要一個較長的時間進行對比判決（單色場默認5秒），無規則的靜幀則需要更長的統計時間（默認10秒）。

（3）倒換條件和參數可自定義，如信號丟失，黑場、彩條、靜幀、伴音音量、靜幀時間、伴音丟失時間等。

（4）設備最終采用全硬件實現，無軟件跑飛及死機現象。

（5）均衡后的SDI信號由FPGA進行時鐘再生、解擾、解碼、音頻解嵌、壓縮、檢測的全部過程，全部由FPGA完成，節省成本的同時，增加了系統的集成性。

（6）三種倒換模式可選，自動、主備、主從。

3.方案設計

圖1描述的是4:2:2的YCbCr視頻數據流和行、場同步所用的控制信號。一幀圖像數據由一個625行、每行1728字節的數據塊組成。其中，23-311行是偶數場視頻數據，336-624行是奇數場視頻數據，其余為垂直控制信號。

圖1 BT.656每行的數據結構

每行開始的288字節為行控制信號，開始的4字節為EAV信號(有效視頻結束)，緊接著280個固定填充數據（80-10），最后是4字節的SAV信號(有效視頻起始)。后面是視頻數據信號，排列順序為Cb-Y-Cr-Y。EAV和SAV信號有3字節的前導：FF、FF、00；最后1字節XY表示該行位于整個數據幀的位置及如何區分SAV、EAV，最高位bit7為固定數據1；F=0表示偶數場，F=1表示奇數場；V=0表示該行為有效視頻數據，V=1表示該行沒有有效視頻數據；H=0表示為SAV信號，H=1表示為EAV信號；P3-P0為保護信號，由F、V、H信號計算生成；P3=V異或H；P2=F異或H；P1=F異或V；P0=F異或V異或H，EAV/SAV中XY字節各個比特的含義見圖2。

圖2 EAV/SAV中XY字節各個比特的含義

在數字視頻中，存在行輔助數據區“HANC”（Horizontal Anicillary Data）和場或幀輔助數據區“VANC”（Vertical Anicillary Data）。附屬數據標志ADF表征數據包的開始，ADF由三個字的序列組成，其數值為：00，0hFF，0hFF。數據標識DID（Data ID）規定附屬數據包中用戶數據字所運載數據的內容和性質。目前輔助數據最大的用途是放置音頻，稱為嵌入式音頻。

本設計實現四路SDI數字視頻信號的自動倒換，整體框圖如圖3所示。

整體設計基于FPGA，4路SDI信號經過均衡、時鐘再生后進入FPGA，FPGA分別進行聲音的解嵌、視頻采集、音頻采集。采集每一路SDI信號的視頻內容狀態和音頻內容狀態，按照預先設定的切換條件，自動選擇一路最優信號輸出。

串口驅動模塊將各路視頻、音頻數據發送到RS232串口，送給計算機進行彩條顯示、報警、記錄等處理；LED燈顯示當前設備的工作狀態，這些狀態也通過串口和網絡數據輸出，進行集中監控。

4.FPGA程序設計

系統主要功能由FPGA芯片實現，主要分為以下幾個模塊組成。

4.1 MUX模塊

實現SDI信號的分配、調度，此處需實現信號的高速處理，信號分別分配至后級采集模塊，同時還受切換邏輯控制，選擇不同的信號源輸出。

4.2 音頻解嵌模塊

系統總共有4個音頻解嵌壓縮模塊，分別解出4路SD-SDI信號內嵌入的音頻。具體實現功能如圖4。

4.3 時鐘再生模塊

利用FPGA內部的PLL輸出的多相位時鐘對進來的270M串行流進行數據過采樣（Over Sampling），進行數據和時鐘的再生，本方案通過4相位過采樣實現，如果需要5倍過采樣速率，則需要的時鐘頻率是：5270/4=337.5MHz 。如果不采用多相位過采樣方式，則需要的頻率是5?270=1350MHz，在FPGA設計中是很難實現的，圖5是采樣時序。

圖3 系統整體框圖

圖4 音頻解嵌模塊

圖5 采樣時序

4.4 解碼解擾模塊

SDI傳 輸 的 是 NRZI（NRZ-I No Return Zero-Inverse 非歸零反相編碼）碼，在NRZ-I編碼方式中，信號電平的一次反轉代表比特1。就是說是從正電平到負電平的一次跳變，而不是電壓值本身，來代表一個比特1，0比特由沒有電平變化的信號代表。NRZI優點在于每次遇到比特1都發生電平跳變，方便接收端時鐘重新同步。根據統計，連續的比特1出現的幾率比連續的比特0出現的幾率大，因此對比特 1的連續串進行同步就在保持整體消息同步上前進了一大步。由于也可能出現連續的0，一般NRZI會和擾碼同時使用。SDI的解碼和解擾通過進行X+1和 X9+X4+1計算實現。

4.5 解串模塊

解串模塊分析數據流內的TRS（EAV/SAV）將數據并行化輸出。10bit的并行數據最終給后續音頻解嵌模塊使用。

4.6 音頻解嵌模塊

該模塊對音頻進行解嵌，解嵌框圖見圖6。

圖6 解嵌框圖

數據采集模擬通過“輸入狀態機”檢測數據流內的ADF序列，鑒別不同的DID，將監測到的音頻數據放到FIFO內，程序同時需要監控FIFO的狀態，防止溢出或空載。數據最終通過“輸出狀態機”將不同組（GROUP）,不同對（PAIR），不同通道（CHANNEL）的數據正確的輸出。音頻控制包的作用是為接收端提供必要的解碼信息，如音頻通道對的取樣頻率和同步／異步指示、通道的有效性指示以及通道對音頻/視頻時延等。音頻控制包位于場消隱切換點之后的第二個行輔助數據區內，即位于奇數場的第8行和偶數場的第321行。每場傳送一次, 音頻控制包中含有音頻幀序號、取樣頻率和各通道音頻/視頻間的相對時延等信息，對于48KHz同步運行模式，音頻控制包的傳送是可選的，但對其他運行模式，則是必需的。

4.7 視頻采集模塊

FPGA內部有4個視頻檢測模塊，每路視頻檢測模塊實現同步分析、黑場分析、100%彩條分析、75%彩條分析、靜幀分析五個功能。

（1）同步分析。判斷是否有SDI信號輸入。（2）黑場分析。在數據流中的排列順序為Cb-YCr-Y，其中亮度消隱電平0x10，白峰值數字電平（0xFB），有效像素范圍：10-FB；色度具有極性：0用0x80表示，最大0xF0/0x10。黑場是一場信號的內容全部是黑點（亮度分量Y=10，色度分量Cr、Cb＝80）組成。判斷一幀（兩場：奇數場和偶數場）全部是該信號時，即檢測到一幀黑場，進行狀態輸出。（3）100%彩條分析。100%彩條是經常使用的信號源，有的設備在信號輸入中斷時，會自動輸出彩條信號，因此檢測彩條也十分重要。100%彩條的組成是這樣的，在屏幕上依次顯示白、黃、青、綠、紫、紅、藍、黑8種豎條，其中的三基色信號的電平非1即0,由它們配出來的彩條, 沒有摻白,且幅度最大, 所以稱為100%飽和度和100%幅度的標準彩條。對應的Y、Cb、Cr數值見表1。

表1 Y,Cb,Cr數值表

（4）75%彩條分析。在屏幕上顯示的8個彩條和100%彩條一樣，只是其中三基色信號的飽和度為原來的75%。其FPGA分析過程和上面的一樣，只是Y,Cb,Cr取值不一樣。

（5）靜幀分析。通過移動物體檢測和像素變化統計等方法進行靜幀檢測，其中，移動物體能被快速檢測，單色場需要一個較長的時間進行對比判決（單色場默認5秒），無規則的靜幀則需要更長的統計時間（默認10秒）。

4.8 音頻分析模塊

解嵌模塊已具備是否含有嵌入音頻、音頻采樣率等信息，音頻分析模塊主要對音量進行分析。通過對音頻數據進行峰值檢波，對音量數據進行提取。

4.9 切換控制模塊

該模塊提取各路信號的視頻、音頻狀態，對各路信號進行排序，自動優選一路信號輸出?？梢灶A先設置各路的切換優先級，在信號都正常的條件下，切換控制模塊通過優先級切換。

4.10 其他模塊

（1）串口模塊：該模塊將音量等狀態數據發送到RS232串口，也通過該接口進行參數配置。

（2）網口模塊：通過組播輸出與串口相同的數據，方便客戶端進行集中監控。

（3）按鍵模塊：按鍵防抖處理后，將按鍵信息反饋至切換控制邏輯。

（4）FLASH模塊：控制外圍FLASH芯片的讀寫。（5）LED模塊：指示按鍵狀態、信號狀態、切換狀態。

5.電路設計和調試

SDI接口芯片選擇的是TI公司的專用SDI接收芯片LMH0034、SDI驅動芯片LMH002。該組芯片性價比很高，應用廣泛。LMH0034高標清自適應電纜均衡器，單片集成了SDI傳輸電纜均衡器功能，支持125 Mbps到1.485 Gbps，支持SMPTE 292M,SMPTE 344M和SMPTE 259M，可單端或差分輸入驅動。LMH0002 SDI高標清自適應串行數字電纜驅動芯片，支持SMPTE 259M和SMPTE 292M標準,支持最高1.485 Gbps數據率。輸入輸出原理圖如圖7所示。

電路板采用Altium Designer進行原理圖和PCB板的制作，Altium是基于一個軟件集成平臺，也是一個專業應用軟件，方便快捷，容易使用，通過這個軟件制作的主板實物如圖8所示。

圖7 輸入輸出電路

圖8 電路主板

FPGA開發軟件采用ALTERA的QUARTUS II進行編程設計。程序功能完成后通過FPGA的AS接口下載到FPGA的配置芯片內部。Quartus II是Altera公司推出的CPLD/FPGA開發工具，提供了與電路結構無關的開發包環境，具有數字邏輯設計的全部特性。

6.系統測試與調試

信號源采用TG700信號發生器，測試儀器采用泰克WVR7120波形監視器，測試結果表明各種狀態、功能一切正常，圖9為輸出眼圖，技術指標符合GY/T159-2000《4∶4∶4數字分量視頻信號接口》。圖10為遙控終端軟件界面，實物面板和軟件界面基本做到了一致。

7.結束語

方便、快捷、設備的穩定及完善的功能是整個產品設計過程主導思想，在電路的設計中還需注意接地問題，模擬接地和數字接地應分開布線，電源和地應在單獨的電路板層上，由于信號線頻率較高，必須考慮信號傳輸過程中的諧波與阻抗匹配，使系統接地獲得面積寬廣，電壓變動較小，提高設備穩定性。

圖9 輸出級眼圖指標

圖10 終端軟件界面