準分子激光低抖動延時同步系統

胡澤雄, 游利兵, 寸超, 王宏偉, 范軍,王琪, 張艷琳, 方曉東,3

(1 中國科學技術大學環境科學與光電技術學院, 安徽 合肥 230026;2 中國科學院合肥物質科學研究院安徽光學精密機械研究所,安徽省光子器件與材料重點實驗室, 安徽 合肥 230031;3 深圳技術大學新材料與新能源學院, 廣東 深圳 518118;4 合肥工業大學電子科學與應用物理學院, 安徽 合肥 230009;5 深圳盛方科技有限公司, 廣東 深圳 518173)

0 引 言

準分子激光器是目前紫外波段輸出功率最大的激光器件,在工業、醫療、科研等領域均有廣泛的應用。在科研領域中,準分子激光器可用于材料科學、表面科學和光譜學等學科的研究,如激光剝蝕、激光誘導熒光、脈沖激光沉積;在工業領域中,其主要集中應用于微加工和材料表面改性等方面,如半導體光刻、低溫硅退火、高密度電路板制作以及布拉格光柵制作等;在醫療領域中,準分子激光器主要應用于眼科和皮膚病治療[1]。準分子激光器具有寬頻帶和工作介質密度低等特性,在放大超短脈沖方面表現出獨特的優勢。固體摻鈦藍寶石激光器輸出紅外飛秒脈沖,將該脈沖直接進行頻率轉換或將其先進行放大再利用頻率轉換技術可得到紫外脈沖激光,將該紫外脈沖激光作為種子光,再利用準分子激光器實現放大,可將微焦量級飛秒紫外激光脈沖放大到毫焦級大能量輸出。而準分子激光器作為放大器實現對種子光的放大,要求飛秒激光器和準分子激光器在時間上精確同步,即種子光與準分子激光的快放電同步,從而使種子光進入準分子激光器時處于最佳增益狀態[2]。

目前國外的脈沖延時設備技術指標高且功能完善,應用普遍性強,如美國BNC 公司生產的745T 等產品,但這些設備沒有涉及到溫度等因素對元器件的影響,不具備反饋調節的功能。同時,這些設備一般是電信號輸入輸出,沒有考慮在準分子激光器高電磁干擾環境下運行的情況,不能很好地滿足準分子激光器與外部設備的同步需求。國內對于脈沖延時同步系統的研究基本是由高校和研究所等科研機構進行,多用于特定設備,如超高速分幅相機等[3]。對于準分子激光延時同步系統大多采用內觸發方式,同時延時精度較低,最高為1 ns[4],目前針對準分子激光器與其他設備之間外觸發脈沖的高精度延時同步系統的研發尚未有深入的研究。本文針對脈沖延時的精度和抖動問題展開分析和研究,設計和研制了一種低抖動的延時同步系統,以滿足準分子激光器與飛秒激光器同步的要求。

1 準分子激光低抖動延時同步系統整體設計

如圖1 所示,準分子激光低抖動延時同步系統主要由FPGA 主控模塊、可編程延時芯片(PDC)細延時模塊、TDC-GP22 時間測量模塊與單片機(SCM)數據處理模塊組成。FPGA 主控模塊用于捕獲外部觸發信號上升沿、對外部觸發信號進行10 ns 步進的粗延時、處理PDC 細延時模塊需要接收的數據、接收單片機處理后的時間差信號以及控制準分子激光器充放電等;PDC 細延時模塊實現外部觸發信號10 ps 步進的細延時,同時將延時后的準分子激光觸發脈沖信號作為光信號輸出;TDC-GP22 時間測量模塊實現對飛秒激光器觸發信號與準分子激光器觸發信號時間差的測量,同時將時差數據通過串行外設接口(SPI)發送給單片機;單片機數據處理模塊實現TDC-GP22 時間測量數據的讀取并進行處理,再將處理后的數據發送給FPGA 主控模塊。

圖1 準分子激光低抖動延時同步系統框圖Fig.1 Block diagram of time-delay synchronization system with low jitter for excimer

目前常見的準分子激光器放電回路如圖2 所示。高壓電源在充電使能信號作用下對儲能電容C1 充電,當C1 上的電壓值達到充電信號設定的電壓值時,高壓電源停止工作,此時儲能電容C1 的電壓保持不變;隨后準分子激光觸發脈沖信號控制閘流管K 導通,C1 上的電荷向放電電容C2 轉移;當C2 兩端電壓上升到臨界值時,放電腔的工作氣體被擊穿放電,產生準分子激光輸出[5,6]。在這個過程中,當種子光進入準分子激光放大區時,準分子激光需要精確同步放電,而準分子激光放電是通過準分子激光觸發脈沖信號控制閘流管K 導通來控制的,即需要控制種子光與準分子激光器觸發脈沖信號的時序同步。由于氣體擊穿需要高電壓、大電流,在準分子激光放電過程中會帶來強電磁干擾[7],故而系統的輸入輸出信號均通過光纖進行信號傳輸,從而有效抑制準分子激光電磁干擾對系統的影響。

圖2 準分子激光器的典型放電回路Fig.2 Typical discharge circuit for excimer lasers

2 FPGA 與可編程延時芯片模塊設計

2.1 FPGA 主控模塊設計

FPGA 主控模塊的設計如圖3 所示,其核心是處理芯片,處理芯片的外圍電路包括光纖發送模塊、光纖接收模塊、電平接收模塊等。FPGA 通過鎖相環(PLL)電路將外圍的50 MHz 的主頻晶振倍頻到200 MHz;FPGA 利用內部邏輯門產生不同頻率的充電電壓信號,通過OUT2 輸出口發送給光纖發射器以完成電光轉換,將充電電壓信號以光信號形式發送給準分子激光器;FPGA 接收外部觸發信號并捕獲其上升沿,通過對外部觸發信號頻率的測算控制充電使能信號的頻率,通過OUT3 輸出口發送到光纖發射器完成電光轉換以光信號形式發送給準分子激光器,使得準分子激光器在下一個脈沖觸發信號到來前完成對充電電容C1 的充電,從而降低充電電容長時間處于充電狀態對閘流管壽命的影響。通過200 MHz 的PLL 時鐘,利用FPGA 內部的邏輯門計數器實現對10 ns 步進的粗延時[8],將粗延時后的準分子激光觸發信號通過OUT1 輸出口發送給可編程延時芯片模塊,同時通過D[0:9]控制可編程延時芯片模塊細延時時間。

圖3 FPGA 主控模塊設計框圖Fig.3 Block diagram of FPGA main control module design

2.2 可編程延時芯片模塊細延時設計

可編程延時芯片模塊細延時部分通過安森美公司生產的MC100EP195 芯片完成10 ns 內的時間延時,該芯片可以實現在2.2～12.4 ns 內以10 ps 步進精確調整延時時間,MC100EP195 的內部邏輯圖如圖4所示[9]。延遲單元包含一個可編程門陣列和一個多路復用器。借助控制信號LEN 在10 條輸入數據線D9-D0 中設置所需的延遲時間,脈沖信號從輸入端到輸出端的延時時間為

圖4 MC100EP195 可編程延遲芯片的邏輯圖Fig.4 Logic diagram of the MC100EP195 programmable delay chip

式中:D為數據線D9-D0 的組合輸入,其值為20～210?1;ts為其延時步進;t′為固定初始延遲時間,這是芯片內置的多路復用器導致的,t′=2.4 ns。故而MC100EP195 的可編程延時時間約為2.2～12.4 ns。若延時10 ps,則設置D9-D0 的值為0000000001;若延時1 ns,則設置D9-D0 的值為0001100100[10]。

MC100EP195 采用低壓正發射極耦合(LVPECL) 電平傳輸信號, 使用安森美公司生產的MC100LVELT20 芯片, 將FPGA 粗延時后發送給可編程延時芯片模塊的觸發脈沖信號由LVCMOS 電平轉換為LVPECL 電平,使用安森美公司生產的MC100ELT21 芯片將可編程延時芯片細延時后輸出的觸發脈沖信號由LVPECL 電平轉換為TTL 電平,并發送給光纖發射器轉換成光信號作為低抖動延時同步系統的輸出信號[11,12]。

3 TDC-GP22 時間測量模塊設計

圖5 為MC100EP195 實測延時與輸入延時,溫度對其延時時間的影響最大可以達到1.5 ns,而且隨著延時時間的增大,溫度對其影響越來越明顯。同時整個系統的硬件固有延時等也對溫度的變化比較敏感[13,14]。使用TDC-GP22 時間測量模塊對輸出脈沖信號與外部觸發信號的時間差進行測量,將測得時間差數據通過單片機進行實時處理,用以在下次延時處理時對可編程延時芯片的細延時時間進行微調,實現對延時時間的閉環控制,從而提高延時穩定性[15]。

圖5 MC100EP195 實測延時與輸入延時Fig.5 Measured delay and input delay of MC100EP195

3.1 TDC-GP22 時間測量模塊

TDC-GP22 是ACAM 公司生產的雙通道時間數字轉換器,用于測量兩脈沖信號的時間差,捕獲方式為上升沿捕獲或者下降沿捕獲,最多可以同時捕獲4 個脈沖,其芯片內部邏輯圖與外圍電路圖如圖6 所示。TDC-GP22 芯片有兩種測量模式及多種測量方式[16?18]。測量模式一可測量3.5 ns～2.4μs 的時間范圍,可選擇2 個STOP 通道相對于1 個STA 通道或1 個STOP 通道相對于1 個STA 通道兩種方式;測量模式二可測量500 ns～4 ms 的時間范圍,測量方式為1 個STOP 通道對應1 個STA 通道[19?21]。系統使用測量模式一中2 個STOP 通道相對于1 個STA 通道的方式,輸入信號主要為起始觸發信號STA、飛秒激光器觸發脈沖信號(即系統輸入觸發脈沖信號)STOP1、準分子激光器觸發脈沖信號(即系統輸出觸發脈沖信號)STOP2。該方式測量范圍為3.5 ns～2.4μs,典型精度為90 ps,測量方式為在捕獲STA 信號上升沿后的2.4μs 內進行信號STOP1 與STOP2 上升沿的捕獲,分別測量STOP1 與STA 之間的時間差t1、STOP2 與STA 之間的時間差t2,再計算兩者之差,輸出的則是STOP1 與STOP2 之間的相對時間差。

圖6 TDC-GP22 芯片內部邏輯圖與外圍電路圖Fig.6 Internal logic diagram and peripheral circuit diagram of TDC-GP22 chip

3.2 通信協議

TDC-GP22 通過四線SPI 控制,分別為片選(SSN)、時鐘(SCK)、數據接收(SI)、數據發送(SO),通過SPI 通信對GP22 進行寄存器配置、數據讀取、控制指令等操作。除了SPI 通信接口之外,還包括復位信號RTN 與中斷信號INT,TDC-GP22 復位操作可通過單片機控制RTN 信號處于低電平復位,而中斷信號在發出測量的指令后,信號處于高電平,當有信號被捕獲成功后,信號拉低,通過這種方式單片機可以高效率地進行數據讀取。

3.3 時差數據處理

使用STM32 單片機對TDC-GP22 的數據進行實時處理,具體型號為STM32F103CBT6。通過IO 口PB1、PB2、PB3、PB4 與TDC-GP22 模塊的SSN、SCK、SI、SO 相連進行SPI 協議通信;通過IO 口PB0、PB5 與TDC-GP22 模塊的RST、INT 相連接進行復位和中斷控制。

首先單片機發送初始化指令,開始校準TDC 指令,等待中斷。TDC 單元的每個通道可以測量4 次,通過TDC-GP22 中寫寄存器1 的Bit16-19(HIT1)以及20-23(HIT2)自由定義算數邏輯單元(ALU)選擇計算哪兩個信號之間的時差。設定STOP1 為HIT2 通道1,STOP2 為HIT1 通道1;發送INIT 指令等待信號捕獲;將STOP1 與STA 的時差數據以及STOP2 與STA 的時差數據作為THIT2和THIT1存儲起來。測量的分辨率會隨著溫度和電壓的改變而改變,所以TDC-GP22 的ALU 需要內部校正測量結果。TDC 測量一個和兩個參考時鐘周期,這兩個數據作為TCal1和TCal2存儲起來,兩者相減之后為真實的一個時鐘周期[22]。最終輸出STOP2 與STOP1 的時差,其計算公式為

單片機上IO 口PA9、PA10 通過通用異步收發傳輸器(UART)將處理后的時間差信號數據發送給FPGA 進行處理,數據格式為6 位8 Byte,首位數據D1為正負標識,當數據大于0,為0x00,否則為0xFF,其他數據D2、D3、D4、D5、D6為時間差數據。

4 系統性能測試

按照以上實現方案,利用AltiumDesinger 軟件設計完成的硬件電路版圖和焊接調試后的電路主體實物圖如圖7 所示。

圖7 (a)硬件電路版圖;(b)電路主體實物圖Fig.7 (a)The hardware circuit layout;(b)The circuit main body

使用AFG3101 信號發生器作為外觸發信號源,頻率設置為100 Hz,脈寬為1μs,上升沿、下降沿均為5 ns,通過光纖接收器HFBR-1527 轉換為光信號輸入延時同步系統;使用光纖發射器HFBR-2526 將延時同步系統輸出的光信號轉換為電信號并作為示波器測試信號;使用LeCroy354A 示波器(帶寬為500 MHz,采樣率為2 G/S)測試系統延時后的輸出信號,首先測試系統的粗細延時功能,其次測試輸出信號的抖動性能,系統性能測試主要針對上述兩方面進行。

4.1 系統粗細延時功能測試

系統10 ns 步進的粗延時功能由FPGA 計數器實現,在延時時間150 ～250 ns 之間以10 ns 為步進,每個步進輸出100 個延時脈沖。圖8 為延時輸出信號以外觸發信號為基準的波形余輝圖,系統粗延時功能正常。

圖8 10 ns 延時步進波形余輝圖Fig.8 Persistence graph of 10 ns delay step waveform

由于示波器帶寬限制和輸出信號抖動的影響,1 ns 以內延時示波器觀測效果并不理想。10 ns 以內細延時均由可編程延時芯片完成,以1 ns 步進進行延時,也可驗證細延時功能。在延時時間95～105 ns 之間,以1 ns 為步進,每個步進輸出100 個延時脈沖,輸出波形余輝顯示如圖9 所示,系統細延時功能正常。

圖9 1 ns 延時步進波形余輝圖Fig.9 Persistence graph of 1 ns delay step waveform

4.2 系統輸出信號抖動測試

系統輸出信號抖動也是延時同步系統的重要技術指標。將系統延時時間設置為不同值,系統持續輸出5 min,通過示波器波形余輝圖觀察輸出脈沖信號相較輸入脈沖信號的抖動。如圖10 所示,圖10(a)、(b)分別為閉環控制下的100 ns、2000 ns 延時輸出脈沖抖動,圖10(c)、(d)分別為非閉環控制下的100 ns、2000 ns 延時輸出脈沖抖動。很明顯,時間測量模塊對延時時間的閉環控制有效地控制了延時后的輸出脈沖抖動。具體數據如表1 所示。

表1 不同延時時間設置下實際輸出脈沖延時時間與抖動數據Table 1 The actual output pulse delay time and jitter data under different delay time settings

圖10 (a)閉環控制下延時100 ns 的輸出脈沖抖動;(b)閉環控制下延時2000 ns 的輸出脈沖抖動;(c)非閉環控制下延時100 ns 的輸出脈沖抖動;(d)非閉環控制下延時2000 ns 的輸出脈沖抖動Fig.10 (a)The output pulse jitter with 100 ns delay under closed-loop control;(b)The output pulse jitter with 2000 ns delay under closed-loop control;(c)The output pulse jitter with 100 ns delay under non-closed loop control;(d)The output pulse jitter with 2000 ns delay under non-closed loop control

在100 ～2000 ns,每隔100 ns 測試一次延時輸出脈沖信號抖動。輸出信號實際平均延時與抖動如圖11 所示,輸出脈沖觸發信號的抖動隨著延時時間的增加而逐漸增加,同時實際平均延時與設置延時基本一致。輸出抖動增加的主要原因是隨著延時時間的增加FPGA 計數器延時的計數值也會增加,計數值的增加導致FPGA 主時鐘的抖動疊加到輸出抖動上。

圖11 不同延時時間設置下輸出信號實際平均延時與抖動Fig.11 The actual average delay and jitter of the output signal under different delay time setting

5 結 論

設計了一種準分子激光低抖動延時同步系統, 基于FPGA、可編程延時芯片、單片機以及TDCGP22 時間測量芯片,采用FPGA 數字延時和可編程延時芯片延時相結合的方案,利用時間測量芯片實現對延時時間的閉環控制以提高系統延時的穩定性,利用單片機讀取并處理時間測量數據。與現有延時裝置相比,本系統能夠對外觸發脈沖信號進行高精度延時,延時范圍為56 ns～2.2μs,理論延時步進為10 ps,實現了對延時時間的閉環控制,輸出脈沖信號抖動在±1 ns 內;同時,利用光信號作為輸入輸出能夠有效屏蔽準分子激光放電時的電磁干擾。該系統滿足飛秒激光器與準分子激光器同步工作的需要,為飛秒深紫外準分子激光系統硬件時序控制提供了參考。