存儲單元
- 一種高性能低成本閃存系統設計
,向存儲板的存儲單元傳輸控制命令,同時管理數據的復接及分發,通過20路GTH將數據包傳輸給10個存儲單元,每個存儲單元對應2路GTH。存儲板為存儲基本單元,以NAND FLASH作為存儲介質,管理NAND FLASH地址映射關系及壞塊替換,管理NAND FLASH的接口控制器,將數據存儲到NAND FLASH中。壓縮板為存儲后級處理單元,管理對圖像數據的壓縮功能。存儲系統工作在記錄模式時,數據輸入接口板接收高速串行圖像數據,將數據幀送至相應的數據緩存區。緩
無線互聯科技 2023年22期2024-01-21
- Flash 型FPGA 內嵌BRAM 測試技術研究
在一個單獨的存儲單元上發生的故障，不受其他存儲單元的影響。單單元故障主要包括固定故障（SAF）、轉換故障（TF）、寫干擾故障（WDF）、讀破壞故障（RDF）、偽讀破壞故障（DRDF）、錯誤讀取故障（IRF）、地址譯碼故障（ADF）和字內故障[10]。SAF 是指對存儲單元進行任何讀寫操作都不影響它的故障狀態值。存儲單元的固定值為0 或1（記為SAF0 或SAF1）且不發生改變。TF 是指存儲單元的狀態值無法從0 跳變到1，或無法從1 跳變到0。WDF 是指
電子與封裝 2023年12期2023-12-31
- 一種基于Hierarchy LUT 的可重構S-box 實現方法
找表。通常將存儲單元用于Look Up Table(LUT)，存儲字節替換表。由于存儲單元中的字節替換表可以很方便地更新，這種方法被廣泛應用于分組密碼的可重構實現[2-3,9-10]。相比與基于邏輯的方法，其缺點是需要占用更多的硬件資源，特別是在支持幾種不同的S-box 操作時[3]。為了減少面積的資源消耗，文獻[2]提出由多個子系統組成存儲系統，謀求性能和資源的平衡，實用效果有限?；谏鲜鰡栴}，本文提出了一種4R/1W 存儲結構，并基于此存儲單元構建分層
電子技術應用 2023年1期2023-02-14
- 面向存儲空間受限的分揀系統內多類型存儲單元數量配置
定數量的板材存儲單元。由于存儲單元是圍繞著定點機械手設置的，因機械手的活動范圍有限，導致總體存儲空間受到限制。如果這些存儲單元的尺寸相同，會浪費存儲空間(小尺寸的板材占用大尺寸的存儲空間)，使得有限空間內存儲單元的數量較少，無法滿足生產需求。另一方面，鑒于生產批次中訂單情況的不確定性，設置不同數量不同尺寸的存儲單元，雖然能夠有效地利用存儲空間，但卻存在著較大尺寸的板材偶爾會出現無法存放的風險。針對這一問題，本文考慮生產批次訂單情況的不確定性，研究在一定風險
工業工程 2022年6期2023-01-06
- KD511：一種專利托管繳費提醒智能分析系統
單片機、數據存儲單元和信息對比單元。單片機與所述通訊模塊電性連接，數據存儲單元用于存儲用戶信息、用戶的歷史付費信息和用戶續費時間節點，數據存儲單元通過通訊模塊將存儲的相關數據發送至主控模塊，本發明實現專利托管繳費的智能化，保證專利申請過程中對于繳費系統的充分利用，為專利申請人提供保障。專利號：201911231153.6
科技創新與品牌 2022年6期2022-07-27
- 一種28 nm工藝下抗單粒子翻轉SRAM的12T存儲單元設計
節點收集，使存儲單元原本的存儲狀態發生翻轉，產生軟錯誤，稱為單粒子翻轉效應(single event upset, SEU)[1-3]。靜態隨機存儲器(static random-access memory, SRAM)是一種常見的CMOS存儲器，它由2個耦合反相器和一對選通管組成。在片上系統(system on chip，SoC)中，SRAM往往占據整個芯片面積的50%以上。所以，降低SEU對SRAM的影響，可大幅提高輻射環境中電路的可靠性。通過設計特殊
現代應用物理 2022年1期2022-05-17
- 全耗盡絕緣體上硅氧化鉿基鐵電場效應晶體管存儲單元單粒子效應計算機模擬研究*
電存儲器根據存儲單元結構的不同可分為電容型和鐵電場效應晶體管(ferroelectric field-effect transistor,FeFET)型存儲器.與傳統的電容型鐵電存儲器相比,FeFET具有集成度高、非破壞性讀出、與互補型金屬氧化物半導體(complementary metal oxide semiconductor,CMOS)工藝兼容性好等優點[4-6],是目前非易失性存儲器件中有力競爭者.自Müller 等[7]首次發現Si 摻雜HfO2
物理學報 2022年6期2022-03-30
- 高可靠性的讀寫分離14T 存儲單元設計*
年來，抗輻射存儲單元設計被認為是提高電路抗輻射能力的一種有效方法。但是，通過改變電路結構來降低SRAM 單元的軟錯誤率會增加額外的電路成本[7-9]。因此，有必要提出一種高性能、高可靠性的SRAM 單元。近年來，研究人員對CMOS 工藝下的存儲單元電路展開加固設計研究，并提出了多種抗SEU 存儲電路加固設計結構[10-13]。一些具有顯著輻射耐受能力的SRAM 單元被報道，如文獻[5]中提出的雙聯鎖存儲單元（DICE），它由12 個晶體管組成，其中Q、QB
電子與封裝 2022年1期2022-02-17
- 3D NAND 閃存的層間差異特性的研究
。不同于以往存儲單元只分布在平面上，3D 堆疊技術利用了NAND閃存芯片垂直方向上的空間，將存儲單元在垂直方向進行堆疊，從而實現即使在使用較老的生產工藝的情況下都能極大地提高NAND 閃存的存儲容量[2]。3D 堆疊技術在使得NAND 閃存的存儲密度得到極大提升的同時，也導致了NAND 閃存的結構更加復雜、信道噪聲更加多樣，給NAND閃存的可靠性帶來了更大的挑戰。2018 年，Wu 等[3]發現一個塊的不同層的字線受到讀干擾的影響是非均勻的。2019 年，
應用科技 2021年5期2021-11-29
- 以雙字線雙閾值4T SRAM 為基礎的存內計算設計
—存算一體即存儲單元，不僅可以實現數據的存儲與讀取，而且存儲數據無需輸出到外圍電路，在讀取數據的同時即可完成運算。存算一體架構已廣泛地應用到機器學習、人工智能等領域中[1-2]。存內計算架構的提出不僅極大提升了數據運算的效率，而且有效降低了存儲系統的能耗，提高了存儲系統的吞吐量[3]。但是由于芯片面積的限制，片上系統能夠集成存儲單元的數量受到嚴重限制。為了實現大容量、低成本的存儲器設計[4]，人們對傳統靜態隨機存儲器（static random acces
計算機與生活 2021年11期2021-11-17
- 自動化立體庫存儲單元規格設計方法
化立體庫中，存儲單元將品種繁多、大小不一的貨物以集裝單元的方式存儲和輸送。因此存儲單元規格尺寸在整個自動化立體庫規劃設計中具有十分重要的作用，同時也影響著倉庫的建設投資。目前國內自動化立體庫普遍采用1200mm×1000mm標準托盤為載體設計存儲單元，但是在某些具體情況下，使用標準托盤存在著貨物堆碼率較低，建筑空間利用率較低的情況。因此，標準托盤并非最合適的托盤尺寸，在對自動化立體庫進行規劃時，需要重新對存儲單元的平面規格和高度規格進行設計，進而確定最適合
制造業自動化 2021年10期2021-11-04
- 一種HfOx阻變存儲器的1T1R單元設計
進行1T1R存儲單元設計，采用低壓NMOS控制，提高1T1R單元的集成度，降低操作電壓，以突破傳統非易失性存儲器閃存所面臨的設計瓶頸，并最終流片驗證。設計和測試結果表明最小存儲單元面積達0.053um2，操作電壓控制在1.8V以內。以閃存為基礎的非易失性存儲架構雖是目前的主流方案，但是伴隨著工藝制程地進步，其在物理、工藝、成本等諸多方面上面臨著難以突破的瓶頸。阻變存儲器(resistor RAM,RRAM)作為一種新型存儲器，可以有效的解決如今的困境，被認
電子世界 2021年11期2021-06-30
- 一種基于查找表的移位寄存器鏈的設計
查找表的配置存儲單元作為移位基本模塊，通過對時鐘和寫使能的控制，兩個存儲單元作為一個周期移位基本單元，對查找表的存儲資源進行重復利用，有效地實現了寬時鐘周期的移位功能。圖1 DFF 級聯移位寄存器查找表的基本原理是采用二選一的復用器組成的一種樹形結構，查找表樹形結構的最后一級是單個二選一的復用器，前面每一級復用器的數量依次遞增，都是后一級的兩倍，第一級選擇器（MUX）用于接收靜態存儲單元（SRAM）中的值，實現1 個n 輸入的查找表需要2n 個SRAM 存
電子與封裝 2021年3期2021-03-29
- 一種新型密集堆垛式倉儲系統設計
對堆垛式貨架存儲單元尺寸的設計及數量的合理組合，可以形成多種滿足客戶需要的密集堆垛式倉儲系統，此系統將傳統的輥子固定設計為可以存取貨物升降的輥子組合，減少傳統動力式貨架輥子的使用數量，降低了倉儲系統的造價，提高了貨物出入庫效率。關鍵詞：密集;堆垛式;存儲單元;貨架倉儲中圖分類號：F253.9? ? ? ? 文獻標志碼：A? ? ? ? ?文章編號：2095-2945（2020）29-0104-02Abstract： In this paper， a kin
科技創新與應用 2020年29期2020-10-20
- 高密度多電平閃存信道參數估計算法
,5-6]。存儲單元在使用過程中會有不同程度的磨損，導致電子容易從存儲單元中泄露出去，從而造成讀電壓的減小，這就是持久性干擾的成因。這就說明持久性干擾在閃存的生命周期內一直存在，影響閃存的壽命以及數據的可靠性。為了減小持久性干擾所帶來的影響，掉電的信道估計算法被提出。然而，該算法復雜度太高難以應用于實際系統中。鑒此，本文利用持久性干擾的特點對信道估計算進行簡化，以減少計算復雜度和提高精度。1 信道模型不失一般性，所提的算法在多電平（multilevel c
應用科技 2020年1期2020-06-18
- MLC型NAND閃存中基于MI異構的Polar碼優化
減小也縮短了存儲單元間的距離，單元間干擾（cell-to-cell interference，CCI）的影響會降低閃存存儲系統的可靠性.而傳統的糾錯碼——BCH 碼無法滿足MLC 型閃存的差錯控制需求，因此利用新型糾錯碼改善高密度存儲系統中數據的耐久度與可靠性成為現階段閃存研究的重點之一[2].Polar 碼由Arikan 于2009 年提出，是目前唯一一種能被嚴格證明在編譯碼復雜度較低的情況下達到香農極限的線性分組碼[3]，因其具有容量限可達、構造方式明
應用科學學報 2020年3期2020-06-13
- HfO2基鐵電場效應晶體管讀寫電路的單粒子翻轉效應模擬*
場效應晶體管存儲單元和外圍靈敏放大器敏感節點后讀寫數據的變化情況, 分析了讀寫數據波動的內在機制.結果表明: 高能粒子入射該讀寫電路中的鐵電存儲單元漏極時, 處于“0”狀態的存儲單元產生的電子空穴對在器件內部堆積, 使得柵極的電場強度和鐵電極化增大, 而處于“1”狀態的存儲單元由于源極的電荷注入作用使得輸出的瞬態脈沖電壓信號有較大波動; 高能粒子入射放大器靈敏節點時, 產生的收集電流使處于讀“0”狀態的放大器開啟, 導致輸出數據波動, 但是其波動時間僅為0
物理學報 2020年9期2020-05-16
- 固態硬盤的容量要翻身了解即將到來的PLC閃存
，SLC每個存儲單元只存儲1bit數據，它的性能最好，壽命也最長。缺點就是成本最高，容量偏低。作為接替者，MLC每個存儲單元可以存儲2bit數據，所以同樣的單元數量下，存儲容量一下就翻倍了，也就是容量/成本比大幅提高。雖然因為存儲方式更復雜，所以性能和壽命（擦寫次數）比SLC要低，但是對消費者甚至商業用戶來說完全夠用了?？墒荕LC的容量極限也很快達到了，因此又誕生了TLC閃存顆粒，這也是目前主流的固態硬盤閃存（圖2），TLC的1個存儲器存儲單元可存放3bi
電腦愛好者 2020年5期2020-05-11
- 淺談C語言中數組變量的教學
用計算機中的存儲單元，一個變量標識了計算機中的一塊存儲單元。存儲單元是內存塊在C語言中的抽象，具有固定的大小，分類型，某類存儲單元只能存放該類數據。語句int i;定義了一個整型（int）變量i，它對應于一個整型（int）存儲單元，只能存儲一個整數（int）。語句int*pi;定義一個整型指針變量pi，它對應于一個整型指針（int*）存儲單元，只能存儲一個整型存儲單元的地址（int*）。與普通變量存儲常見的數據不同，指針變量用于存儲地址。地址是存儲單元在計
現代計算機 2020年36期2020-03-08
- 浮點類型有效位數計算與應用分析
;有效位數;存儲單元;數制轉換;不精確表示DOI：10. 11907/rjdk. 182282中圖分類號：TP301文獻標識碼：A文章編號：1672-7800（2019）004-0050-070 引言數據在計算機內存中是以二進制存放的[1-3]?；菊蚷nt類型在存儲單元中的存儲方式用整數補碼存放[1]。Visual c++6.0為每一個int型數據分配4個字節（32位）。對于整數補碼的求法有以下規定：一個正數的補碼是其二進制形式;一個負數的補碼，應先獲
軟件導刊 2019年4期2019-06-09
- 基于粒度劃分的內河集裝箱船全航線配載研究*
單個箱位作為存儲單元設計模型和算法[12-13].由于內河集裝箱船舶船體較小、船方更加強調艙容利用率，本文將內河集裝箱船各個貝劃分為不同粒度的存儲單元，結合數學規劃方法，構建基于粒度劃分策略的內河集裝箱船全航線配載模型，實現航線同目的港集裝箱在內河船舶存儲單元的集中堆放，進而提高船舶利用率.結合長江真實運輸場景設計多組算例，通過算例驗證模型的有效性.1 問題描述集裝箱船全航線配載問題可歸為多港主貝計劃問題(multi-port master bay pla
武漢理工大學學報（交通科學與工程版） 2019年2期2019-04-30
- 一種FIFO的讀寫單元設計
O 電路中的存儲單元[1]。FIFO 的存儲單元決定了整個電路的芯片面積，同時存儲單元的讀寫速度會影響整體電路的性能，也影響整體電路的速度和功耗。FIFO 電路通常利用雙口RAM 和讀寫指針來控制存儲單元的讀寫功能，相比于普通的存儲器，主要的區別是FIFO 沒有外部讀寫地址線，相應的地址是由內部讀寫指針自動加1 完成的。FIFO 電路的控制和使用相對簡單：順序地寫入數據，再順序地讀出數據。2 存儲單元設計對先入先出存儲器FIFO 的合理設計，可以使接口數據
微處理機 2019年1期2019-04-09
- FPGA大氣中子輻射效應仿真研究?
內因在于，其存儲單元（SRAM）中的NMOS管受粒子入射影響，產生瞬態脈沖電流，該脈沖電流作用于整個SRAM電路結構中，改變其存儲狀態，影響整個FPGA的正常功能［9～10］。2 SRAM結構分析與模型建立2.1 SRAM電路結構分析與工藝參數SRAM就是靜態隨機存儲器，其結構原理示意圖如圖1所示，SRAM一般由存儲單元陣列、地址譯碼器、靈敏放大器、控制電路以及驅動電路五個結構組成。存儲單元陣列是SRAM實現功能的關鍵部分，而剩下的四個部分主要負責為存儲單
計算機與數字工程 2019年1期2019-03-01
- 面向復雜應用的數據記錄與處理系統問世
分組成：智能存儲單元（ISE）和可插入智能存儲單元的面板以及可拆卸、手機觸摸屏大小的控制器。智能存儲單元是一種堅固的可移動模塊，取代傳統的可移動存儲設備。系統的核心是智能存儲單元，提供智能化的編碼、格式化、存儲、流傳輸和共享多達兩個頻道的高清視頻，同時充當文件服務器。此外，它利用該公司的姊妹公司德爾塔數字視頻公司（Delta Digital Video）的最新編碼技術，產生與MISB兼容的視頻流，通過網絡進行記錄和/或流傳輸。面板包含系統電源、USB到網絡
無人機 2018年10期2019-01-11
- 云計算環境下的電子文件遷移模型分析
的因素，平衡存儲單元負載，保證計算性能的重復發揮[1]。1 文件遷移模型1.1 模型描述負載平衡調整電子文件訪問的負載差異，訪問頻率、大小敏感的遷徙模型，采用占用量概念對云端資源的負載壓力進行描述，其受以下因素影響：(1) 訪問次數與占用量值成正比；(2) 并發數，特別是平均并發數的增加，遷移文件的占用量值隨之增加；(3) 電子文件越大，遷移占用量值越高。(1) 在第i次訪問前，云端存儲文件fk未被訪問，則e(fk，i)=0(2) 在第i次訪問時，云端存儲
微型電腦應用 2018年11期2018-11-22
- 數據在計算機內存中的存儲形式及實驗驗證
數據 內存 存儲單元 小端存儲中圖分類號：TP391.41 文獻標識碼：A1數值型數據在計算機中的存儲1.1存儲概述現將C語言作為例子，其所有的基本數據類型，均是符合人類世界和自然世界的邏輯進行設計的。在計算機中，并沒有int、float等等類型，均是以0和1 進行表示和描述的，所有的數據也是通過0和1在計算機中進行存儲的。理解數據的存儲，最根本的問題是要了解二進制，即計算機中數據存儲的最基本形式。進制，通俗講是規定的進位的方法，對于任何一種的進制—X進制
科教導刊·電子版 2018年2期2018-06-05
- 氧分壓對Ni/HfOx/TiN阻變存儲單元阻變特性的影響?
特性,認為該存儲單元在低阻態時的導電細絲是由金屬Ni導電細絲和氧空位導電細絲共同形成的.阻變機理的不明確制約了阻變存儲器件的進一步發展.為進一步探究氧離子濃度對阻變器件性能的影響,本文制備了Ni/HfOx/TiN結構的阻變存儲單元,其中介質層氧化鉿在不同氧分壓的條件下利用射頻磁控的方法制備;通過研究氧離子濃度對阻變特性的影響,并根據電流-電壓(I-V)曲線擬合以及外加溫度測試,對高低阻態的阻變機理進行了分析.2 實驗采用射頻磁控濺射,利用金屬Hf靶材,改變
物理學報 2018年5期2018-03-27
- 你認識的存儲器真的是你認識的存儲器嗎？
存儲器芯片由存儲單元構成（如圖1所示），這是一種微型電路，帶有一個電容器（用于將數據作為電荷存儲）以及一個或多個晶體管（用于激活數據）。電容器的充放電對應兩個可能的數據值（“1”或“0”），這里最小的數據單位稱作“位”。這些存儲單元按行排列，采用位線結構，連接到稱作字線的存儲器“地址”（如圖2所示）。通過該地址可確認數據存儲的位置，字線形成一條電子路徑，允許該行的所有存儲單元于同一時間激活，以便存儲（“寫”）或檢索（“讀”）。數據訪問通過電信號啟動，即一個
電子工業專用設備 2018年1期2018-03-16
- FPGA上電復位過程的存儲單元讀寫檢測方法
電復位過程的存儲單元讀寫檢測方法耿 楊1，謝 杰2，徐玉婷1，張勝廣2（1．無錫中微億芯有限公司，江蘇無錫 214072；2．中國電子科技集團公司第五十八研究所，江蘇無錫 214072）基于FPGA技術，提出了一種關于FPGA上電復位過程的存儲單元讀寫檢測方法。該方法能夠在FPGA上電復位的過程中較早地檢測出芯片中心的控制電路和若干級buffer的驅動能力是否足以控制所有存儲單元的讀寫。FPGA；SRAM；寄存器上電復位1 引言FPGA里分布著大量的存儲單
電子與封裝 2017年11期2017-11-24
- RRAM在可編程邏輯中的應用
效的非易失性存儲單元來替代SRAM使得可重復編程系統的速度和功耗得到提高。介紹了基于阻變單元的可編程nvSRAM和nvLUT，對其器件結構和工作模式進行了概述。nvSRAM和nvLUT可以被用于替代傳統可編程邏輯中的SRAM和LUT，其常關和瞬時開啟的特性使得靜態功耗極低，同時具有更好的CMOS工藝匹配性和更易實現的微縮化前景。阻變隨機存儲器；隨機存儲器；查找表；非易失性邏輯；可編程邏輯；可重配置1 引言如今可編程器件在微系統和集成電路系統中得到廣泛應用，
微處理機 2017年2期2017-07-31
- 基于字線負偏壓技術的低功耗SRAM設計
6管SRAM存儲單元相比，該技術在典型工藝角下漏電流降低11.8%，在慢速工藝角下漏電流降低能到達29.1%。靜態功耗；低功耗；SRAM；字線負偏壓長期以來，國內外科研工作者一直都在致力于研究功耗更低、速度更快的SRAM，以實現更高性能的SOC。集成度的提高和電路性能的提升使得單位面積芯片的功耗不斷上升，從而使功耗成為重要的設計約束條件。近年來，智能手機、平板電腦、數碼相機等便攜式設備的流行，對SRAM的功耗提出了更高的要求，對于使用電池作為電源的產品，高
電子設計工程 2017年8期2017-04-25
- 高速大容量數據記錄儀的無效塊信息列表動態刷新算法設計
位和低8位子存儲單元的同步并行操作,因此每組Flash的兩個子存儲單元必須使用相同的無效塊信息列表才能保證存儲數據的完整性與有效性?！盁o效塊信息列表動態刷新算法”根據每組Flash子存儲單元的存儲塊數,建立一個無效塊檢測信息列表,列表地址同步跟蹤存儲單元塊地址。該無效塊檢測過程為:系統每次上電初始化完成后,提前建立第1組Flash存儲單元的無效塊檢測信息列表,第1組Flash存儲單元無效塊檢測過程為:同時對第1組Flash的高8位和低8位兩個子存儲單元執行
電子器件 2017年2期2017-04-25
- 一種成本更低的全新靜態DRAM存儲單元
靜態DRAM存儲單元Kilopass科技有限公司 首席技術官兼研發高級副總裁Harry LuanKilopass研發出了一種全新的靜態隨機存取存儲器(static RAM)存儲單元，可被用作DRAM存儲單元。它被稱為垂直分層晶閘管(Vertical Layered Thyristor)存儲單元，或簡稱VLT存儲單元。這種單元存儲的內容是靜態的，因此不需要刷新。它可以使用現有晶圓工廠中的設備來制造，無須使用新的材料或工藝。VLT器件不僅性能良好，且比傳統DR
單片機與嵌入式系統應用 2017年1期2017-02-09
- MiR-125a-5p is Upregulated in Plasma of Residents from An Electronic Waste Recycling Site
中集成的數據存儲單元，結合MySQL數據庫完成巷道數據的存儲、機身和截割頭位置數據的存儲。1.4 Screening for differentially expressed miRNAs in plasmaTo screen for differentially expressed miRNAs, six randomly selected plasma samples from the exposure group and six from the r
生態毒理學報 2016年2期2016-12-12
- 基于啟發式規則的臨時分段調度計劃與優化
用堆場中的空存儲單元，最終確定一個較優的臨時分段調度方案。同時利用任務合并對堆場調度的任務序列進行優化，從而減少調度過程中臨時分段的數量。最后，利用某船廠的實際數據對模型和調度規則進行實例驗證和數值分析，結果表明，所制定的調度規則可以優化堆場調度方案，提高堆場空間資源利用率和調度效率。堆場；調度規則；超長分段；任務合并；啟發式規則在大中型船舶的設計階段，因為生產資源和工藝的約束，一艘船通常被分割為200個左右的分段，這些分段分別進行獨立的生產建造，最后在船
哈爾濱工程大學學報 2016年10期2016-11-19
- 尋址與存儲功能一體化的存儲器設計
選中相對應的存儲單元，在RD或WR信號的作用下，將該存儲單元中的數據傳輸到數據總線，或將數據總線上的數據寫入到該存儲單元中；同時該存儲器可實現內部存儲單元之間的數據傳輸，也可與CPU進行數據交換；最后設計的一體化存儲器具有立即數尋址；直接尋址；間接尋址；基址相對尋址4種尋址功能。2 一體化存儲器指令格式及編碼一體化存儲器被選中依靠片選CS信號，如果片選CS信號為“0”，則一體化存儲器被選中。命令字依靠數據線發送給一體化存儲器，存儲單元M的地址通過地址總線傳
大眾科技 2016年4期2016-11-10
- OTP存儲器存儲單元內寄生電容對讀取閾值的影響
OTP存儲器存儲單元內寄生電容對讀取閾值的影響毛冬冬，曾昆農，李建軍（電子科技大學 電子薄膜與集成器件國家重點實驗室，四川 成都610054）在OTP存儲器的設計中，基于得到OTP存儲器存儲單元編程后盡可能大的讀取閾值的目的，以提高OTP存儲器的編程效率和芯片成品率，采用了消除存儲單元內寄生電容的方法，通過對OTP存儲器存儲單元內帶寄生電容和不帶寄生電容兩種情況下的仿真以及對比，可以發現存儲單元內寄生電容的存在會使OTP存儲器編程后的讀取閾值減少8 kΩ左
電子設計工程 2016年2期2016-09-14
- 一種用于OTP存儲器的靈敏放大器設計
并鎖存反熔絲存儲單元的存儲狀態。電路結構簡單、功耗低、電阻識別精度高、抗干擾能力強。仿真驗證表明，在典型條件下，整個靈敏放大階段僅需要8 ns，且滿足在不同工作電壓及溫度條件下的工作需求。反熔絲；OTP；存儲器；靈敏放大器1 引言OTP（one time programmable）存儲器以其保密性強、可靠性高、存儲單元面積小等特點，被廣泛應用在對保密性要求較高且只需一次編程的場合，如密鑰存儲芯片、航空航天、太空火箭、衛星等環境惡劣的地方［1，2］。反熔絲是
電子與封裝 2016年7期2016-09-13
- 分離柵式快閃存儲器抗編程干擾性能的工藝優化
式快閃存儲器存儲單元進行編程操作時，電子通過開啟的溝道采用SSI（Source Side Injection，源端熱電子注入）機制注入到浮柵中[2]。當進行擦除操作時，浮柵中的電子通過EG-FG多晶硅到多晶硅FN隧穿效應被拉出到EG中去[1]。由于在有電子存在和沒有電子存在的情況下，浮柵的電勢不同，相同的讀取電壓下浮柵下方溝道關閉或者開啟狀態也不同，可以據此對應所讀取的源漏間溝道電流的不同大小來判斷該存儲單元浮柵中有無電子存在，進而得到存儲單元的存儲信息是
電子與封裝 2015年7期2015-12-27
- 兩種EEPROM存儲器讀取電路特性比較研究
存儲器是通過存儲單元介質層中存儲電荷的數量來實現不同數據的保存。讀取電路需要將存儲介質中的電荷區別轉換成可識別的電流電壓形式進行讀出。主要針對EEPROM這類存儲器的讀取電路中產生參考電流的不同結構進行研究。對采用基準源產生參考電流和采用參考存儲單元產生參考電流的兩種結構，結合對溫度、電源、工藝角的仿真和分析，推斷出兩種結構在各種條件組合下對電路讀出性能、可靠性以及抗輻照效果的影響。比較得出帶參考存儲單元的讀出結構，雖然結構復雜，但可以有效中和環境對讀出特
微處理機 2015年6期2015-08-02
- 單粒子翻轉敏感區定位的脈沖激光試驗研究
驗結果表明，存儲單元中存儲數據類型對器件單粒子翻轉的敏感性有較大影響，由測得的單粒子翻轉敏感區分布圖經處理得到單粒子翻轉截面，結果與重離子試驗測得的翻轉截面數據一致。單粒子效應；敏感區定位；數據類型；翻轉截面空間粒子輻射環境容易誘發單粒子效應（SEE），它是導致航天器異常的常見空間輻射效應。因此，需對宇航器件在地面進行抗輻射性能測試，研究SEE的機理，進而采取相應的抗輻射加固措施。宇航器件的抗輻射性能測試主要是通過地面的加速器、放射源、脈沖激光等模擬手段進
原子能科學技術 2015年1期2015-05-25
- 一種消除閃存芯片（NOR）擦除干擾的算法
為了避免塊“存儲單元”過擦除，一般在擦除操作之前，都做一次預編程，這樣將需要擦除的塊的全部“存儲單元”中是“1”的全部變成“0”，然后再對需要擦除的塊進行擦除操作。由于塊之間“存儲單元”的漏區是連接到一起的，導致預編程、過擦除糾正編程、軟編程等都會對相鄰不需要擦除的塊數據產生影響，只要影響時間足夠就改變了“存儲單元”的數據。提出一種消除擦除干擾的算法。第2部分介紹傳統的以字節方式進行擦除的流程，第3部分將對所提出的塊擦除流程和塊擦除算法進行詳細分析并在第4
微處理機 2014年1期2014-07-01
- 一種基于頻率的多核共享Cache替換算法
的Cache存儲單元集合，并在存儲單元集合中判斷是否命中：如果命中，存取Cache存儲單元，命中單元即為請求所要訪問的單元，執行步驟(3)；否則執行步驟(2)；(2)Cache替換(a)根據Cache組對應的候選路信息M，核core的列劃分信息選擇逐出單元：如果候選路信息M對應的存儲單元存在屬于core的存儲單元C，則C為逐出單元，繼續執行步驟(2)(b)；否則選擇候選路信息M中訪問頻率最低的存儲單元作為逐出單元；(b)將要存取的數據塊插入到Cache組中
電子與信息學報 2014年5期2014-05-30
- 分離柵式快閃存儲器擦除性能的工藝優化
式快閃存儲器存儲單元進行擦除操作時，浮柵中的電子通過EG-FG多晶硅到多晶硅FN隧穿效應穿過層間氧化層被拉到EG中去，從而完成擦除操作。圖2 分離柵式快閃存儲器的擦除操作示意圖通過對EG端加一高壓，源端、漏端、襯底、選擇柵和控制柵等其他終端均接地，在擦除柵和浮柵兩層多晶硅間由于耦合電容作用，在其層間氧化層上形成一定電壓差，足以把浮柵中的電子通過FN隧穿拉到擦除柵。同時隨著浮柵中的電子逐漸被拉出，浮柵電位升高，其與擦除柵的相對電位差會縮小，從而弱化氧化層間的
電子與封裝 2014年6期2014-02-26
- 極低電源電壓和極低功耗的亞閾值SRAM存儲單元設計
功能失效(如存儲單元)．為解決該問題,一些研究人員[1-3]提出了能夠在器件亞閾值區域工作的SRAM存儲單元．需要指出的是,隨著電源電壓的降低,靜態泄漏電流在整體電流中所占比例急劇增加．同時,隨著半導體器件集成度的提高,特征尺寸的不斷縮小,也必然引起靜態泄漏電流的增加[4]．泄漏功耗在總功耗中所占比重越來越大．特別是針對SRAM大容量模塊而言,其組成晶體管數量眾多,存儲體泄漏功耗將迅速增加．限制SRAM存儲單元的泄漏電流就顯得極其重要．如何在保證存儲體設計
東南大學學報（自然科學版） 2013年2期2013-12-22
- 8Transistors SRAM穩定性分析與驗證
著SRAM 存儲單元的穩定性［3－4］。以前的研究主要集中在性能上穩定和較完善的6T結構SRAM存儲單元，如圖1所示。隨著高密高穩定性存儲單元的需求日益迫切，8T結構 SRAM存儲單元受到了廣泛關注，如圖2所示，該種結構比傳統的6T單元具有低壓下更高的穩定性［5－6］，尤其是對SNM和WM的改善。SNM和WM是表征SRAM存儲單元穩定性的關鍵參數，也是SRAM設計的重要性能指標。雖然8T存儲單元相比6T存儲單元具備更好的穩定性，但是面積偏大這一劣勢限制了其
微處理機 2013年2期2013-06-13
- 極低電源電壓和極低功耗的亞閾值SRAM存儲單元設計
功能失效(如存儲單元)．為解決該問題,一些研究人員[1-3]提出了能夠在器件亞閾值區域工作的SRAM存儲單元．需要指出的是,隨著電源電壓的降低,靜態泄漏電流在整體電流中所占比例急劇增加．同時,隨著半導體器件集成度的提高,特征尺寸的不斷縮小,也必然引起靜態泄漏電流的增加[4]．泄漏功耗在總功耗中所占比重越來越大．特別是針對SRAM大容量模塊而言,其組成晶體管數量眾多,存儲體泄漏功耗將迅速增加．限制SRAM存儲單元的泄漏電流就顯得極其重要．如何在保證存儲體設計
東南大學學報（自然科學版） 2013年2期2013-03-22
- 總劑量輻射環境中的靜態隨機存儲器功能失效模式研究
失效模式可為存儲單元固定錯誤(Stuck-at fault)，存儲單元轉變錯誤(Transition fault)，多個存儲單元的耦合錯誤(Coupling fault)，以及譯碼器錯誤(Address fault)等[13].目前在SRAM的總劑量輻射效應測試中，多數實驗通過遍歷地址寫入讀取固定數據的功能測試方法來判斷SRAM功能是否正常[4-9]，但寫入讀取固定數據的功能測試只能覆蓋存儲單元固定錯誤以及部分的轉變和耦合錯誤且需要假設譯碼器正常工作，如果
物理學報 2013年11期2013-02-25
- ABB節能讓生產更高效
40英尺數據存儲單元投入使用，另一個也在建造之中。這兩個存儲單元由于采用了由西班牙AST Modular公司開發的創新專利冷卻技術，它們的電源使用效率（PUE，power usage effectiveness）達到1.07，創造了新的記錄。這項專利技術能夠利用中心外部的空氣來冷卻存儲單元，確保裝載著敏感設備的存儲單元內部溫度和濕度適宜。這兩個存儲單元乃至整個數據中心的電力都來自地熱和水電等可再生能源，這意味著Thor數據中心向客戶提供的是碳排放為零的純綠
電氣技術 2012年1期2012-08-15
- 靜態隨機存儲器低泄漏設計技術
此泄漏會影響存儲單元的可靠性。本文總結了降低位線泄漏電流的主要設計方法:(1)位線泄漏補償;(2)位線電壓校準;(3)負電壓字線控制;(4)新型存儲單元。位線泄漏補償是通過檢測位線的泄漏電流值從而補償泄漏電流，最終消除泄漏電流對靈敏放大器影響，如圖1。此方法需要兩個相位:首先，位線泄漏電流檢測，其次位線上注入等量的電流來補償泄漏電流。論文［5］在預充電相位，將位線的泄漏電流存儲于額外的電容上，此電容的電壓值與泄漏電流成正比。電容上的電壓值控制PMOS 晶體
電子器件 2012年6期2012-08-09
- 3-bit-per-cell NAND閃存
1比特（單層存儲單元）或2比特（多層存儲單元）。業內也將3bpc稱為三層存儲單元（triple-level cell，簡稱 TLC）。該設備的尺寸與美光和英特爾容量相同的 25 nm MLC（多層存儲單元）相比，體積要小20%以上，是目前市場上最小的單個8 GB設備。從產品固有的緊湊型設計上看，小尺寸閃存對消費終端產品閃存卡顯得尤為重要。芯片面積為131 mm2，符合行業標準 TSOP（薄型小尺寸封裝）封裝。
電子設計工程 2010年9期2010-04-04
- 一種乘同余偽隨機序列快速實現的FPGA設計
用3個32位存儲單元，1個32位存儲器用于存儲常數 16 807，2個32位存儲器依次用于存儲乘法結果、移位結果、加法結果。此外采用了1個32位的乘法器、2個32位的加法器、少量移位操作和1個最高位分離器。算法步驟如下：(1)將輸入值 y(n)與常數16807分別存入2個 32位存儲單元中。(2)將步驟(1)中數據進行 32位乘法運算,乘積分別存入低32位存儲單元和高32位存儲單元中。(3)將乘積的高32位存儲單元整體向高位移動1位(將乘積的最高位丟棄)，
電子技術應用 2010年7期2010-03-15
- 基于單片機P0口的片外數據存儲器擴展
要訪問的片外存儲單元之間建立聯系，實現兩者的信息傳遞。MOVX指令執行時，將地址信息同時進行鎖存，然后開始傳送數據，其讀、寫周期很短，但占用端口較多。為了節約端口資源，可將地址信息分時傳送，圖2是單片機讀、寫片外數據存儲器的過程。與MOVX指令不同，單片機在訪問片外存儲單元時，首先是分時將片外存儲單元的地址信息送入鎖存器并鎖存起來，然后再對片外數據存儲單元進行讀、寫操作，這是2個完全獨立的過程，這一特點大大節約了端口資源，但讀、寫周期較長。3.2 數據存儲
電子設計工程 2010年3期2010-01-29
- Ｃ＋＋語言中函數參數傳遞方式剖析
有各自獨立的存儲單元，如果形參的值以后被修改了，那么實參的值不會改變。在傳值調用中，可以分為傳普通值調用和傳地址值調用兩種。傳普通值是指傳遞變量或表達式的值。傳地址值是指傳遞變量的地址值。1．1傳普通值調用傳普通值調用時，形參用變量，實參用變量或表達式。在調用中將實參的值拷貝一份給形參。例1：傳普通值調用在主函數中，調用swap()函數的兩個實參是a和b，其值分別為3和5。調用時實參a將它的值3傳遞給形參x，實參b將它的值5傳遞給形參y。在swap()函數
智能計算機與應用 2007年4期2007-08-25