快速瞬態響應低噪聲無片外電容LDO

張濤,吳小奔,劉勁

(武漢科技大學 信息科學與工程學院,湖北 武漢 430081)

隨著半導體工藝尺寸的不斷縮小和人工智能技術的快速發展,各種便攜式設備開始融入人們的生活。在電池供電的便攜式設備系統內部,射頻收發器、調制解調器、核心處理器、顯示驅動以及存儲等模塊所需要的電源電壓不盡相同。例如,為保證PCB 級信號的完整性,接口電路通常需要1.8,2.5 和3.3 V 的供電電壓,而核心電路部分則需要1.2 V 甚至更低的電壓以防止納米級工藝的MOS 管被擊穿[1]。電源管理系統首先通過高效的開關電源轉換器將鋰電池電壓進行降壓處理,隨后利用多個低壓差線性穩壓器(Low Dropout Regulator,LDO)為各模塊提供獨立的電源電壓。這些LDO 通常需要外接微法級的電容來滿足快速瞬態響應、穩定性、高電源抑制、低噪聲等要求[2]。然而,對于便攜式的電子產品,大容量的片外電容消耗了PCB 布局面積,不利于集成,為解決這一問題,采用內部補償方式的無片外電容型LDO 被提出[3-5]。

另外,現代移動設備強調多功能的大規模集成和快速運行速度,這使得內部模塊越來越耗電,而且它們的動態電流曲線往往包含快速變化成分,這對LDO的帶載能力以及在負載瞬變時產生的過沖及下沖提出了嚴格的要求[6]。Al-Shyouke 等[7]通過在誤差放大器與功率管之間加入一個自適應偏置的電壓緩沖器來增大功率管柵端的擺率,從而增強了瞬態響應。Maity等[8]對誤差放大器采用自適應偏置技術,在重載時增大環路的帶寬來改善瞬態響應。上述方法在負載電流小于100 mA 時效果顯著,而當負載電流增大后,其有效性可能會降低。

針對上述問題,本文提出了一種應用于便攜式設備的無片外電容NMOS 型LDO,將功率管柵極與一較大容值的電容進行串聯構成浮柵結構,并通過輔助運放對電容充放電,為功率管柵極提供直流工作點,輔助運放采用推挽輸出,且只有當電容充電時才需要電荷泵提供少量電荷,極大地減小了片內集成電荷泵的版圖面積和噪聲影響。另外,取樣輸出電流動態調整誤差放大器輸出,并通過獨特的偏置技術保證其不會超出誤差放大器的輸出電壓范圍,提高了電路的瞬態響應能力。除輔助運放采用電荷泵供電外,其他電路均由內部LDO 供電,該LDO 對輸入電壓進行預穩壓處理,進一步提高了系統的電源抑制比。

1 LDO 芯片系統設計

1.1 系統結構

本文的LDO 系統結構如圖1 所示,核心部分由誤差放大器(Error Amp)、失調電容COFFSET、伺服放大器(Servo)、NMOS 功率管以及高阻反饋網絡RF1/RF2構成。

圖1 LDO 芯片系統結構圖Fig.1 The system structure of LDO

NMOS 功率管的柵端與誤差放大器的輸出通過失調電容COFFSET耦合在一起,構成類似浮柵的結構,如圖2 所示,電容COFFSET為MIP 電容,由于平衡狀態時伺服放大器不會對外充放電,因此電容的下極板與功率管的柵極可被當作浮柵,電容上極板則作為控制柵。浮柵上的電壓VGATE為控制柵上的電壓與電容兩端的電壓VOFFSET之和,即:

圖2 電容與功率管級聯物理結構示意圖Fig.2 Capacitor and powermos cascade physical structure

非平衡狀態(負載變化)時,伺服放大器參與調整,該放大器通過向電容充放電來改變失調電壓VOFFSET,進一步改變VGATE的大小。具體工作方式為:伺服放大器通過比較VA和VVREF,當VA高于VVREF時,伺服電路為失調電容充電,使VGATE升高,隨后反饋環路快速響應,將VA的值降低到VVREF;同理,當VA低于VVREF時,伺服電路從失調電容抽取電流,VGATE降低使VA上升到VVREF。

電壓VVREF是由動態基準模塊(Variable Ref)產生。為了使誤差放大器在負載響應時有最大的動態范圍,VVREF會隨著輸出電流變化。如圖1 所示,電流取樣電路取樣輸出電流,并按一定的比例送到動態基準電路。當負載電流趨于滿載時,VVREF最大;當負載電流趨于零時,VVREF有最小值。因此,當負載突然增大后,VA可以從一個很低的值快速上升到一個較高的值,使功率管快速提供大電流。

功率管采用NMOS,其源跟隨器的工作方式相比于PMOS 的共源極工作方式,具有更好的負載調制能力和電源噪聲抑制能力[9],同時具有簡單的頻率補償結構[10]。另一個優點是,在相同的電流驅動能力下,NMOS 所占用的版圖面積遠小于PMOS。然而,為保證NMOS 輸出級正常工作,柵端電壓需要比輸出電壓高一個VGS的壓差,這在低壓工作時會使柵端電壓高于電源電壓。一種解決辦法是使用內部電荷泵電路提供一個比電源電壓更高的電壓為誤差放大器供電。這需要電荷泵給誤差放大器提供大電流來快速調整功率管的柵端電壓,保證良好的負載瞬態響應[11]。然而,大電流的電荷泵產生了更大的噪聲,并占用了較大的版圖面積。本文的結構中電荷泵僅給伺服放大器供電,且只有在失調電容充電期間才會有少量電流流出,極大地減小了電荷泵的版圖面積和噪聲影響。

每個故事都是旅行故事，都是空間的實踐。一個人因為突如其來的遭遇來到一片全然陌生的地域，在經歷矛盾糾結的自我否定之后，更開放地迎接全新的人生之旅，更具有同理心地去理解異質文化的諸多內容，如此，一個人空間地域的轉換也是一個人自身生命之旅的主體遷徙?？缱迦?、跨地域、跨文化的故事書寫往往都是借助于空間旅行得以啟動，而其中的孤獨漂移意味著不可避免地沉浮在講述故事的人與異質、具有多重建構的他者之間。

1.2 電路瞬態性能分析

負載跳變時,誤差放大器快速響應,由于失調電容的存在,功率管的柵端電壓VGATE的變化量為:

式中:Cpar為功率管柵端電容;COFFSET為失調電容容值;ΔVA為誤差放大器輸出電壓的變化量。

由于COFFSET的值遠大于Cpar,因此VA的變化快速傳遞到VGATE,伺服電路僅需提供少量的電荷來改變VGATE,對應地,電荷泵僅需提供少量電荷,小電流的電荷泵即可滿足需求。

當負載由輕載跳變為重載時,輸出電壓出現下沖,一方面,由于輸出端為NMOS 功率管的源端,因此NMOS 管直接響應從而增大輸出電流,同時取樣電流也隨之增大使VVREF上升;另一方面,該下沖被反饋到誤差放大器的反向輸入端,使VA和VGATE上升,進一步增大輸出電流。當負載由重載跳變為輕載時,同理。在此期間,伺服放大器不斷比較VA和VVREF,向電容COFFSET抽取或注入電流,將失調電壓維持在合適的值。

1.3 系統穩定性分析

圖3 為LDO 環路小信號示意圖,由圖可以得到誤差放大器的輸出極點為:

圖3 LDO 環路小信號示意圖Fig.3 The small signal of LDO loop

式中:ro,EA為誤差放大器的輸出阻抗;Co,EA為誤差放大器的輸出電容。

LDO 電路的輸出極點為:

式中:gm,MN為NMOS 功率管的跨導;COUT為LDO 的輸出電容。對于無片外電容設計,該輸出電容表現為輸出端各寄生電容總和,其值非常小,因此輸出極點為高頻極點。

Servo 放大器和失調電容構成的正反饋結構的零極點可通過圖4 的小信號電路進行計算,得到的傳輸函數和零極點為:

圖4 伺服放大器與COFFSET小信號電路圖Fig.4 Small signal circuit diagram of Servo amplifier and COFFSET

該結構產生了一對左半平面的零極點,若伺服放大器的極性互換,與COFFSET構成負反饋結構,則所產生的零點變為右半平面的零點,該零點頻率較低,因此對系統的穩定性產生了惡化。

該系統是一個帶內雙極點單零點的系統。設計時使COFFSET的值遠大于Co,EA,同時,Servo 放大器采用推挽輸出結構,使得ro,Servo遠大于ro,EA,因此,fp,Servo為系統主極點,fp,EA為次極點,兩極點頻率數量級相差較大,另外,根據上述公式,零點fz,Servo位于兩極點之間,提升了系統的相位裕度,保證了系統的穩定性,系統的零極點分布如圖5 所示。

圖5 LDO 環路零極點分布Fig.5 The zero-pole distribution of LDO loop

2 LDO 芯片核心電路模塊設計

圖6 為誤差放大器的電路實現,其結構為單級折疊結構,相比于使用MOS 管作為輸入對管,NPN 管具有更好的瞬態響應能力以及更大的電流跨導效率,可以得到更高的增益。與一般的n 型LDO 中誤差放大器由電荷泵直接供電不同,該電路由內部穩壓模塊供電,避免了電荷泵噪聲直接耦合到誤差放大器輸出端,有效地降低了該電路的電源抑制比(Power Supply Ripple Rejection,PSRR)需求。

圖6 誤差放大器電路Fig.6 Error amplifier circuit

動態基準電路的電路實現如圖7 所示,正如前文所述,動態基準電路產生一個隨輸出電流變化的動態基準電壓VVREF,可以采用電流比較的方式實現該功能。同時為防止VVREF的值超出誤差放大器的輸出范圍,引入M15 和M16 對VVREF進行鉗位。ISENCE為電流取樣電路按照一定比例取樣輸出電流的結果,IREF為帶隙基準電流,M10 和M12 以相同的比例映射這兩個電流。當ISENCE與IREF相等時,兩尺寸相同的倒比管M13和M14 構成的分壓器使VVREF等于VDD/2,此時M15 和M16均截止;當ISENCE大于IREF時,節點A 有額外的電流流出,VVREF上升,當上升至某一值時,M16管導通,VVREF的最大值由M16 決定,為VB1+同理,當ISENCE小于IREF時,VVREF下降,其最小值為VB2-VGS,15。

圖7 動態基準電路Fig.7 Dynamic reference circuit

由于伺服放大器的作用,平衡狀態時誤差放大器的輸出與動態基準模塊的輸出相等,即誤差放大器的輸出范圍為(VB2-VGS,15,VB1+),為防止誤差放大器中M4 和M6 進入線性區導致增益下降,M4 和M6 分別由VB1和VB2偏置,在分別滿足≤VTH,4以及VGS,15≤VTH,6的情況下,可以保證M4 和M6 在整個輸出范圍內始終工作在飽和區,通過使用較大寬長比的M15 和M16,使其工作在亞閾值區,可以滿足上述條件。

圖8 為伺服放大器的原理圖,伺服放大器通過比較VA與VVREF來為失調電容充放電。通過采用推挽輸出級,平衡狀態時不消耗功耗,只有當失調電容需要充電時,才會有電流從電荷泵流出,M22 尺寸較小,具有非常小的源漏寄生電容,而功率管柵電容較大,電容分壓后在功率管的柵極表現出非常小的電荷泵開關噪聲。此時系統的輸出噪聲主要由帶隙基準模塊產生,可以通過在帶隙輸出端使用RC 低通濾波來降低噪聲。

為實現推挽輸出,引入M23 管作為開關管,使M24 和M21 交錯導通。平衡狀態時VA等于VVREF,電路不對外充放電,可以合理設計B 點的電壓值,使M23 和M24 工作在弱反型區,由于M23 和M24 的閾值電壓約為0.7 V,可以將B 點電位設置為0.6 V,此時M23 的柵極電壓需要設置為1.2 V,可以直接采用帶隙基準電壓,避免額外的偏置電路消耗功耗。當VA大于VVREF時,B 點電位下降,M23 導通,M24 截止,伺服電路通過M22 為失調電容充電;同理,當VA小于VVREF時,M23 截止,M24 導通,M25 從VGATE抽取電流為失調電容放電。

3 版圖與結果

本文的LDO 芯片采用HHGrace 0.35 μm BCD 工藝流片,整體芯片尺寸為1500 μm×1000 μm,LDO 整體版圖如圖9 所示。

圖9 LDO 版圖Fig.9 Layout of LDO

圖10 為空載時的LDO 環路穩定性仿真曲線,該無片外電容LDO 的低頻增益為61 dB,帶寬為2.51 MHz,相位裕度為70°。即使在外接0.1 μF 電容的情況下,系統的相位裕度仍有42°,系統具有極高的穩定性。

圖10 環路穩定性曲線。(a)增益;(b)相位裕度Fig.10 Loop stability curves.(a) Gain;(b) Phase margin

LDO 的負載瞬態響應曲線如圖11 所示,當沒有外接電容時,在1 μs 的瞬態躍遷時間內,負載從1 μA跳變到400 mA,下沖為203 mV,響應時間1.3 μs;負載從400 mA 跳變到1 μA,上沖為101 mV,響應時間1.5 μs。另外,圖12 為負載發生跳變時誤差放大器的輸出電壓VA的變化,可以看出,在負載跳變時,其具有較大的輸出動態范圍。

圖11 負載瞬態響應曲線Fig.11 Load transient response curves

圖12 VA隨負載變化的曲線Fig.12 The curve of VA with respect to load

圖13 為系統輸出噪聲曲線,在1 kHz 時的噪聲值為63 nV·Hz-1/2,在10 Hz 到100 kHz 的頻段內進行積分求和,得到的噪聲值為14 μV·Hz-1/2。

圖13 輸出噪聲Fig.13 The result of output noise

圖14 為LDO 電源抑制比(PSRR)的仿真曲線,可以看到,低頻段(100 Hz)的PSRR 為-66 dB,在1,10,100 kHz 時的PSRR 分別為-65,-58,-42 dB,系統具有較好的電源紋波抑制特性。

圖14 電源抑制比仿真Fig.14 Simulation of PSRR

本文LDO 與其他文獻中LDO 的性能參數對比如表1 和表2 所示?？梢钥闯?本文LDO 具其極低的輸出噪聲,適用于對噪聲敏感的電路,例如VCO;較大的帶載能力和良好的瞬態特性則適合為DSP、FPGA等供電。另外,本文的LDO 還具有寬泛的輸入輸出電壓范圍、低壓差、高穩定性等優點。

表1 與其他文獻電源抑制比及噪聲參數的對比Tab.1 Comparison of PSRR and noise parameters with other literature

表2 本文LDO 其他參數的對比Tab.2 Comparison of other parameters of the proposed LDO

4 結論

本文基于浮柵結構設計了一種無片外電容NMOS型LDO,通過取樣輸出電流控制誤差放大器的輸出,顯著改善了LDO 的瞬態特性。由電容和具有推挽輸出級的輔助運放提供功率管的柵極偏置,極大地減小了電荷泵的噪聲耦合?；贖HGrace 0.35 μm BCD 工藝進行版圖設計和后仿真驗證,負載電流在1 μs 內,在1 μA 至400 mA 跳變時,輸出電壓的上沖和下沖分別為101 mV 和203 mV,穩定時間小于1.5 μs;輸出噪聲電壓在10 Hz 到100 kHz 頻段內的積分值為14 μV·Hz-1/2;LDO 的低頻PSRR 為-66 dB。通過與其他文獻研究工作的對比,該LDO 性能較優,能夠很好地滿足現代便攜式設備的應用需求。