超短波寬帶信號偵察控守技術研究

魯東明

超短波寬帶信號偵察控守技術研究

魯東明

（中國電子科技集團公司第二十研究所，西安 710068）

設計了一種超短波寬帶信號偵察控守接收技術，能夠實現對指定頻段范圍內無線信號的實時偵察和控守解調。對信號進行自主檢測，識別出其中的有效信號，提取參數特征，估計出信號的頻率、帶寬、信噪比、信號電平、出現時間、符號速率和調制方式等。并可對指定信號進行采集、控守和盲解調，自主完成盲信號的頻率和相位同步。

超短波信號；偵察；控守解調；調制方式識別

0 引言

超短波通信是最常用的通信方式之一，裝備規模大、數量多、應用廣泛，在戰術通信中有著十分重要的地位，超短波偵察設備作為偵察網中的重要支撐部分，地位不可取代，掌握了超短波信號的偵察分析，就能介入絕大多數的通信體制，為獲得信息優勢提供基礎的支撐[1]。

為了滿足不同地點、不同頻段和不同格式的超短波信號偵察、控守，需要部署超短波偵察站的地點。超短波偵察設備種類與日俱增，采用傳統的人工操作方式完成各偵察站運行及維護的方式成本較高，因此偵察站從原來的以人工操作為主的模式會逐漸過渡到自動化運行的無人偵察站模式。

多個無人偵察站與一個運管中心組成一個完整的偵察系統。無人偵察站的主要任務是依據運管中心下發的任務計劃，自動調整、配置相關參數完成超短波信號的偵察采集、信號控守和信號的解調，將偵察及解調結果傳送到運管中心，運管中心收到各無人偵察站數據后進行融合處理，形成統一的偵察態勢，將消息數據轉換為具有價值的情報。

1 超短波寬帶偵察接收設備

超短波寬帶偵察接收設備由硬件和分析處理軟件構成，主要包括寬帶中頻處理卡、多路解調處理卡、設備機箱、電源模塊和顯控終端，可完成顯示控制功能、信號偵察功能和控守監測功能的任務?？傮w框圖如圖1所示。

圖1 超短波寬帶偵察接收設備總體框圖

本文涉及的研究內容主要分為超短波信號偵察和控守解調。

2 超短波信號偵察

首先，對全頻段/指定頻段頻譜掃描監視，進行時頻變換計算信號頻譜數據；然后對信號進行快速檢測及截獲[2]；最后估計信號的頻率、帶寬、信噪比及信號電平等參數，再根據特征參數進行調制方式識別。掃描檢測識別流程分為連續信號偵察處理流程和跳頻信號偵察處理流程。

2.1 連續信號偵察處理流程

連續信號偵察處理流程如圖2所示。

圖2 連續信號偵察處理流程圖

圖2中虛線為數據下發流程，實線為數據上傳流程。其中時頻變換和數字下變頻（Digital Down Converter，DDC）駐留在現場可編程門陣列（Field Programmable Gate Array，FPGA）的邏輯處理部分，控制軟件和分析軟件駐留在FPGA的微處理器部分。

顯控終端下發掃頻指令，控制軟件解析后，控制接收通道的本振切換，進行全頻段掃頻或指定頻段掃頻。數模轉換（Analog to Digital，ADC）將中頻的60 MHz帶寬信號進行采集，采集到的信號經DDC后進行60 MHz的低通濾波（Low-Pass Filter，LPF）做時頻變換。時頻變換后的數據經控制軟件回傳給顯控終端進行實時顯示。當發現有用信號后，顯控軟件下發分析指令，控制軟件經過解析后，下發DDC參數，配置DDC的本振、帶寬和采樣率，將DDC后的數據送給分析軟件，分析軟件分析出信號的載波頻率、碼速率、調制方式和信號電平等參數，并將參數上傳給顯控終端進行顯示。

2.2 跳頻信號偵察處理流程

寬帶中頻跳頻信號處理流程如圖3所示。

圖3 跳頻信號偵察處理流程圖

跳頻信號處理流程與連續信號處理流程區別在于，時頻變換的快速傅里葉變換（Fast Fourier Transformation，FFT）點數變為4096，采集濾波后信號不再經過DDC，而是以同相/正交（In-phase/Quadrature，I/Q）數據形式直接送出，通過高速接口送給存儲模塊。

當在連續模式下判斷出跳頻信號或需要鎖定某一頻段，通過數據積累發現跳頻信號[3]，則由顯控終端下發跳頻指令，將本振切換到某一頻段，對該頻段采集信號進行4096點FFT，時頻數據上顯并進行存儲分析。同時將I/Q數據進行存儲，為進一步分析跳頻信號進行準備[4]。

2.3 參數估計流程

完成信號時頻變換檢測后，根據信號實時頻譜檢測結果，選擇需要分析的信號進行參數估計。當信號幅度超過預設門限時，DDC模塊會按照信號當前頻點進行下變頻濾波，并將多個需要參數估計的信號進行頻域分離，最后將分離后的信號送給參數估計模塊進行參數估計與識別[5]。

參數估計與識別模塊采用高階統計量提取信號參數特征，基于特征匹配的方式完成信號調制類型的分類與依次識別[6]。

3 超短波信號控守解調

顯控終端將需要解調的信號的頻點、帶寬、調制方式等信息進行下發，控制軟件解析后控制接收通道進行本振切換，并將DDC所需的本振、帶寬和采樣率等參數下發給8路DDC模塊進行配置，同時將調制方式、符號速率、解調均值等解調參數下發給解調模塊。每個解調模塊都需要能夠同時處理多種調制方式的解調。解調后的結果或解調前的I/Q數據通過網口上傳給顯控終端。多路超短波信號控守解調處理流程如圖4所示。

圖4 控守解調處理流程圖

3.1 DDC設計

1）DDC流程設計

DDC完成60 MHz帶寬內中頻有用信號的下變頻、抽取和濾波。其步驟分為LPF、抽取、LPF三個步驟。其中第一個LPF為高采樣率下的LPF，第二個LPF為抽取后低采樣率下的LPF[7]。DDC實現框圖如圖5所示。

圖5 DDC流程圖

由于瞬時帶寬60 MHz，采樣后的60 MHz帶寬信號首經過復數下變頻，之后直接進行級聯積分梳狀濾波器（Cascaded Integrator Comb，CIC）抽取。CIC抽取后將數據速率將為原先的倍。CIC抽取濾波器的抽取倍數可根據要求，由上位機下發。CIC抽取濾波可抽取倍數介于4～8192倍之間，為保證抽取后帶內信號在3 dB以內，抽取后采樣率不得低于符號速率的16倍。抽取后數據符號速率降為（120/）Msps，CIC抽取后經過兩級半帶（Half-Band，HB）濾波，最后一級LPF完成有用信號的濾波提取，濾波器系數可根據帶寬要求，由上位機下發。整個有用信號提取過程中信號變化如圖6所示。

圖6 DDC頻譜變化示意圖

由于模擬ADC采樣變頻后，60 MHz帶寬范圍信號映射為-30～30 MHz。假設下變頻后有用信號中心頻率為0 MHz，帶寬2 MHz，在5 MHz處也有一個1 MHz帶寬的信號。為了提取出0 MHz的基帶信號，濾除5 MHz處信號，首先信號經過CIC抽取進行降速。為保證帶內信號衰減在3 dB以內，抽取后采樣率不得低于信號帶寬16倍?？蓪⑿盘栠M行6倍抽取，抽取后符號速率降為20 Msps。抽取過程中，5 MHz處的信號得到一定抑制，但仍沒有完全濾除。此時為了完全濾除5 MHz信號，需要進行LPF。而為了降低濾波器的階數，必須在此之前對數據進行進一步降速，因此必須在低通濾波前進行半帶濾波，以降低數據速率。

半帶濾波后，低通濾波器在10 Msps下設計。根據兩個信號的載波頻率和帶寬，將濾波器的通帶設為1 MHz，截止頻率設為4 MHz，將5 MHz處的信號完全濾除。

2）參數設置

ADC采樣率后由于CIC抽取濾波器的主瓣會隨著抽取倍數的提升迅速下降，為了保證通帶衰減在3 dB以內，抽取的倍數必須滿足抽取后采樣率為信號帶寬的16倍以上[8]。本文抽取后采樣率為符號速率的20倍，之后經過兩級半帶濾波，抽取為信號帶寬5倍，送到后級進行解調或輸出。

3.2 解調設計

信號解調一般采用相干解調方式，接收端需要恢復一個與發射端調制信號同頻同相的相干載波，因此需要對接收信號進行載波同步和位同步。本文針對非合作解調場景，采用基于判決反饋環的數字鎖相技術實現載波同步，通過數字鎖相位同步環實現位同步[9]。

1）載波同步設計

載波恢復用于校正載波頻差及相位抖動，以恢復相干載波。本文采用判決反饋方法來恢復載波，判決反饋恢復載波方法利用了判決后的信息，性能優于非判決反饋載波恢復，基于判決反饋環的數字鎖相技術原理如圖7所示。

圖7 基于判決反饋環的數字鎖相環

首先，將判決前的采樣點與判決后的采樣點進行復相關運算，提取相位誤差，再通過環路濾波器和數字控制振蕩器（Numerically Controlled Oscillator，NCO），將相位誤差補償到本地載波中，以糾正頻偏和相偏。

2）位同步設計

位同步分兩種情況：當輸入數據為多比特數據流時，需要同時滿足最佳判決時刻與位同步定時脈沖的功能；另一種情況是輸入數據為單比特數據流時，只需要確定位定時脈沖的頻率即可。因此，需要通過合適的同步方法調整接收端的判決時鐘，達到最佳判決效果[10]。數字鎖相環位同步法，是通過鑒相器調整位同步信號的相位逼近接收信號相位，達到穩定狀態時使本地信號與接收信號的相位一致，該方法實現結構簡單，在FPGA中實現容易且資源要求低。數字鎖相環主要由鑒相器、控制器、分頻器和時鐘變換電路組成，原理框圖如圖8所示。

圖8 數字鎖相環位同步圖

本文使用超前—滯后型數字鎖相環，其鑒相器在每一個周期內將輸入信號與本地估算信號進行相位比較，從而得到兩者的相位差[11]。然后，將輸出的相位誤差送到環路濾波器，產生加速或減速脈沖控制信號，用來改變數控振蕩器的高速時鐘周期和相位，使得本地估算信號的相位向輸入信號相位逼近。

4 結語

本文設計了一種針對超短波寬帶信號的偵察及控守解調方法，能對全頻段/指定頻段頻譜掃描監視，對信號進行快速檢測及截獲，同時估計信號的頻率、帶寬、信噪比及信號電平等參數，再根據特征參數完成調制方式識別；還可以對目標信號進行控守解調，設置采樣頻點、帶寬及速率完成數據采集，然后進行數字DDC，再根據解調帶寬和調制方式進行模擬/數字信號解調。隨著戰場電磁對抗的日益激烈，該技術應用前景廣闊[12]。

[1] 征惠玲，盧建川. 軍事無線通信抗干擾裝備及技術發展[J]. 國防科技，2016，37（5）：45-50.

[2] 隋丹，葛臨東，屈丹. 一種新的基于能量檢測的突發信號存在性檢測算法[J]. 信號處理，2008，24（4）：614-617.

[3] 翟棟梁. 跳頻信號信道化接收及其參數估計的研究與實現[D]. 南京：南京理工大學，2016.

[4] 王昊. 寬帶高速跳頻信號偵察技術研究[D]. 長沙：國防科技大學， 2014.

[5] 郭昕明. 超短波跳頻信號數字式信道化偵測研究[D]. 長沙：國防科技大學，2006.

[6] 李蓉嫻. 基于信號特征的頻譜感知算法研究[D]. 哈爾濱：哈爾濱工業大學，2014.

[7] 宋紅艷. 基于FPGA的數字下變頻研究和實現[D]. 濟南：山東大學，2016.

[8] 任雪. Sigma-delta ADC中降采樣數字濾波器的研究與設計[D]. 西安：西安電子科技大學，2014.

[9] 卞敏杰. 數字解調器設計與實現[J]. 物聯網技術，2014，7：39-42.

[10] 汪璇. 超前滯后型數字鎖相環LL-DPLL在FPGA/CPLD中的實現[J]. 湖北大學學報（自然科學版），2009，31（4）：360-362.

[11] 沈軍，郭勇，李志鵬. 基于FPGA的DPLL設計與仿真實現[J]. 微計算機信息，2007，23（14）：201-203.

[12] 盧義成，王斌，樊松. 戰術通信偵察裝備支援偵察控守能力評估[J]. 電子信息對抗技術，2018，33（3）：47-52.

Research on Ultra-Short Wave Wideband Signal Reconnaissance and Control

LU Dongming

Wideband ultra-short waves signal detection, control and defense receiving technology is designed, which can realize real-time detection and demodulation of wireless signals in a specified frequency band. Carry on the independent detection to the signal, identify the effective signal among them, extract the parameter characteristic, the frequency, bandwidth, signal-to-noise ratio, signal level, occurrence time, symbol rate and modulation mode of the signal are estimated. And it can collect, control and demodulate the specified signal, and realize the frequency and phase synchronization of the blind signal independently.

Ultra-Short Wave Signal; Reconnoitre; Control and Mediation; Modulation Mode Identification

TN975

A

1674-7976-(2023)-06-431-05

2023-07-26。

魯東明（1994.10—），河南長垣人，碩士，工程師，主要研究方向為信號處理。

“陜西省2022年重點研發計劃”項目（2022ZDLGY03-03）