X頻段八波束接收組件的設計與實現

李佳津，王鵬毅，王 新

(中國電子科技集團公司 第54研究所，石家莊 050081)

0 引言

近年來，低軌衛星數量逐漸增多且有向大規模星座發展的趨勢，負責衛星測控設備需求量越來越大。多波束有源相控陣系統可對多個目標同時進行跟蹤并接收信號，具備一站多星管理能力，可以很好地解決星座發展地面管理方面的瓶頸。接收組件作為有源相控陣系統的關鍵組成部分之一，具有對各個通道進行信號放大，相位調節以及波束合成等功能，其體積、重量、成本以及功耗等指標直接決定整個相控陣系統的性能[1]。在多波束有源相控陣系統中，每一個天線單元中均需要射頻接收組件，在有限空間內同時形成多個波束，組件內部合路網絡復雜，含有眾多分立器件實現高集成難度大、成本高；此外組件內部信號的傳輸效率對整個相控陣系統有很大的影響。因此研究和設計集成度更高、體積更小、性能更優的接收組件具有重要意義。

隨著高密度微組裝工藝的發展，電路布局形式由傳統的二維平面布局向三維立體高密度布局發展，接收組件形式也逐漸由體積較大、集成度較低的磚塊式向體積較小、集成度較高的瓦片式組件發展。目前高密度微組裝技術主要有微波多層印制電路(PCB)技術、低溫共燒陶瓷(LTCC)技術、高溫共燒陶瓷(HTCC)技術共3種。其中LTCC技術是以低溫燒結的陶瓷材料為基板進行三維疊構，這種材料高頻傳輸性能好且燒結厚度小，用于組件設計中可以提升其集成度[2-4]，但由于陶瓷基板材料機械強度差以及散熱能力差，采用這種基板進行設計時其疊層數量受到限制，不適用于較多層數的組件設計；HTCC則是高溫燒結的陶瓷材料，相較于LTCC，這種材料具有較高的熱導率，散熱性能更好，且同樣具有多層布線能力[5-7]，但同時這種材料導電性能較差，金屬經過高溫燒結后會使得導電性能下降；最后一種則是多層印制板(PCB)技術，這種技術以印制板為基板進行三維的疊構，具有低損耗、優良的高頻特性以及低膨脹系數等優點[8-10]，相較于LTCC和HTCC材料加工難度較小且成本較低，因此基于多層印制板技術對組件進行設計可以滿足其高集成度與低成本需求。

在組件設計中，波束合路網絡作為接收組件的關鍵組成部分，將各個天線單元對應通道的輸出信號分別進行合成，最終形成多個波束，當組件工作在高頻段時，天線布陣間距小，在有限空間內實現多套合路網絡存在較大難度。此外，合路網絡的通道間隔離度以及相位一致性、插入損耗等指標對接收組件的整體性能有較大的影響，因此高效率的小型化合路網絡也是組件設計中的一個難點。合路網絡由若干個功分器級聯而成，常用的功分器主要有T型功分器、Wilkinson功分器以及Gysel功分器等，T型功分器是最早應用的功分器形式，其結構簡單，設計難度小，但其輸出端口間隔離度較小不能夠滿足組件設計要求。Wilkinson功分器[11]相對于傳統T型功分器，在兩個輸出端口間存在隔離電阻從而保證了輸出端口間的隔離度且結構相對簡單，能夠保持端口間良好的隔離度[12-14]，而Gysel功分器相對于Wilkinson功分器結構較為復雜，體積更大，且傳輸損耗較大[15]，不適用于小型化應用。因此，基于Wilkinson功分器對合路網絡進行設計可以滿足其小型化以及高效傳輸信號等需求。

使用多層印制板技術可以實現組件的三維分層布局，有效地減小其尺寸提高組件整體的集成度，但在多層印制板上實現層間低損耗垂直互聯也是一個需要解決的大問題。目前多層板間的垂直互聯結構主要有以下幾種：第一種則是耦合形式的垂直互聯結構，通過電磁耦合來進行層間的信號傳輸[16-17]，這種基于耦合形式的垂直互聯結構在高頻段使用受限，且回波損耗較大，在工作帶寬內回波損耗大，且在信號傳輸過程中易受到其他無源結構影響，致使傳輸效果不理想。第二種則是通過圓柱形的同軸孔來進行不同層之間的信號傳輸[18-21]，這種垂直互聯結構應用較廣，傳輸損耗小于耦合形式的垂直互聯結構，且實際加工中也常采用這種結構作為多層板不同層間的信號傳輸結構，但在高頻段同軸孔與傳輸線之間存在不連續性且同軸孔會存在較為嚴重的寄生參數，因此需要對其進行精確的建模分析，來降低結構的傳輸損耗。

本文以X頻段八波束接收組件為研究對象，基于多層印制板技術實現了有源器件以及多套波束合路網絡的高密度布局，提升了組件的集成度，基于Wilkinson功分器形式設計了高效小型化的合路網絡，并對組件內部的垂直互聯結構進行了建模分析，通過優化結構參數的方法降低組件內部信號傳輸損耗。在此基礎上對組件進行了加工測試，結果表明，在7.5～9 GHz頻率范圍內組件增益大于18 dB，輸出駐波比小于1.5，通道間相位一致性小于±5°，滿足多波束有源相控陣系統的工作需求。

1 接收組件方案設計

X頻段八波束接收組件組成原理如圖1所示，組件主要由低噪聲放大器、八通道幅相控制芯片、八波束合路網絡及放大器等構成。組件對來自16個雙圓極化天線單元的雙圓極化接收信號首先進行低噪聲放大，放大后的信號再分別送入16個八通道幅相控制芯片，每個八通道幅相控制芯片集成了兩套一分八功率分配網絡以及8個極化選擇開關、8個衰減器和移相器。左旋圓極化與右旋圓極化信號進入八通道幅相控制芯片后，分別進入兩套一分八功率分配網絡，分配網絡輸出的信號再經過極化選擇開關，以實現對任意極化信號的選擇，8個極化選擇開關的信號再分別經過衰減器與移相器對信號進行幅度與相位控制，然后由八道幅相控制芯片8個輸出端口輸出，再分別進入8套波束合成網絡完成八波束信號的合成，合成后的信號再經過放大送入下一級電路，考慮到組件工作時溫度變化對放大器的影響，組件又在放大器后增加了一級溫補衰減器，為其提供一定增益補償。此外，組件的電源控制單元通過電平轉換、穩壓的方式，給組件的有源器件提供穩定的電平；邏輯控制單元通過輸入不同的控制信號，控制組件中的有源芯片工作在固定的工作模式。

圖1 八波束接收組件原理圖

X頻段八波束接收組件設計工作頻率為7.5～9 GHz，設計要求通道增益大于17 dB，噪聲系數小于1.8 dB，通道間增益小于±5°，輸出駐波比小于1.5，組件鏈路指標分配如圖2所示。

圖2 接收組件鏈路指標分配

根據噪聲系數[4]計算公式：

(1)

通過式(11)可計算出接收鏈路噪聲系數為1.7 dB，增益為17.8 dB，滿足系統指標設計要求。

2 組件設計與實現

2.1 高密度疊層設計

為提升X頻段八波束接收組件集成度，降低組件剖面，組件基于多層印制板技術進行設計，縱向實現低噪聲放大器、八通道幅相控制芯片、放大器等有源器件以及8套路波束合成網絡的高密度布局，并通過控制不同層間所用印制板的板材厚度來降低組件剖面，進一步降低組件的尺寸。

組件三維疊層結構如圖3所示，組件的疊層結構共44層，不同層間通過垂直互聯結構進行信號的傳輸，印制板采用TSM-DS3板材(介電常數Dk=3，損耗角Df=0.001 1)，SIG1層為組件頂層，用于放置16組低噪聲放大器與八通道幅相控制芯片，所用板材厚度為0.13 mm。SIG2、SIG3、SIG12-17層為芯片電源以及邏輯控制電路走線層，其主要為SIG1層的有源芯片提供工作所需電平以及控制信號，所用板材厚度均為0.13 mm。

圖3 八波束接收組件疊層結構

SIG4-SIG11為八波束合成網絡層，通過分層設計將8套合路網絡分別放置于8層印制板上，且每層走線形式均采用帶狀線形式，使得每個合路網絡上下均有兩個地層，保證了不同合路網絡之間不會存在串擾，且分層布局可以使得8個波束網絡可以采用相同的布局結構，降低了多套合路網絡設計的復雜度，每個合成網絡的輸入信號由SIG1層八通道幅相控制芯片輸出后經垂直互聯結構分別輸入至8套合路網絡進行波束合成，合路輸出信號再經垂直互聯結構輸出至組件底層SIG18，合路網絡層所用印制板的厚度均為0.25 mm。

底層SIG18層放置有低噪聲放大器以及電源、邏輯信號控制單元，低噪聲放大器對于來自合路網絡的信號進行放大，電源以及邏輯信號控制單元為組件的有源芯片提供工作所需的電源以及控制信號。

2.2 合路網絡設計

基于多層印制板技術的八波束接收組件的8套合路網絡分別位于組件的不同層，每套和路網絡結構基本一致，且所有合路網絡的電磁環境基本相同，在實際仿真過程中可以只對一層合路網絡進行仿真，然后添加垂直互聯結構，建立完整模型對印制板整體進行仿真驗證。本組件中的合路網絡針對來自16個天線單元的射頻信號進行合路并輸出，其整體結構為由多個一分二功分器經過四級級聯而成十六合一的合路器?；诮M件的小型化設計以及高隔離度、低傳輸損耗等指標需求，合路網絡基于尺寸更小、結構簡單、端口間隔離度更好的Wilkinson功分器形式進行設計。

一分二Wilkinson功分器電路結構如圖4(a)所示，其主要由四分之一波長傳輸線以及一個隔離電阻構成。通過奇偶模理論對其進行分析，如圖4(b)所示將功分器port1端口的源阻抗Z0等效于兩個阻值為2Z0的阻抗并聯得到，當port2與port3端口施加偶模激勵時，在兩個端口施加大小相同方向相同的電壓，此時電阻R兩端電壓相同，電阻R相當于斷路，則功分器的偶模電路如圖4(c)所示，此時偶模電路等效于一個源端阻抗為2Z0負載阻抗為Z0的單節傳輸線匹配電路，傳輸線長度為四分之一波長，當功分器正常工作時port2端口與源端口port1阻抗匹配，根據四分之一波長傳輸線的阻抗特性[14]可知傳輸線阻抗：

(2)

圖4 Wilkinson功分器

同理，對功分器施加奇模激勵，等效于port2與port3兩個端口被施加方向相反，大小相同的兩個電壓，如圖4(d)所示，此時電流由port2端口流向port3端口，電阻R可等效為兩個R/2的電阻串聯，兩個電阻之間等效于接地。此時源端阻抗2Z0被短路，經過四分之一波長傳輸線后相當于開路，因此電流只流過隔離電阻R，當port2端口處阻抗匹配時，由圖4(c)可得：

(3)

根據此式便可得到Wilkinson功分器中隔離電阻R的阻值。經過上述推導即可得到一分二Wilkinson功分器的所有電參數。

根據上述分析步驟可以得出，通過奇偶模分析的方法可以把Wilkinson功分器的設計問題轉化為求解阻抗匹配的問題。因此基于上述分析方法，設計了一款工作中心頻點為8.3 GHz的帶狀線一分二功分器，其端口阻抗均為50 Ohm，根據式(2)計算可得四分之一波長傳輸線阻抗為70.7 Ohm，根據式(3)計算可得隔離電阻阻值為100 Ohm，帶狀線功分器基于TSM-DS3 印制板材進行設計，板材厚度為0.25 mm。對其進行仿真設計，其設計結果如圖5所示。

圖5 帶狀線一分二功分器

觀察仿真結果，所設計的一分二功分器在7.5～9 GHz內回波損耗以及端口間隔離度均小于-20 dB，插入損耗小于0.2 dB左右，滿足組件設計要求。

本文所設計的合路網絡需要對16個輸入端口的信號進行合成，因此在上述一分二功分器基礎上需對其進行級聯組成十六合一的合路網絡，級聯時需要保證合路網絡結構的對稱性來保證各個輸入端口的幅度相位一致性，但同時合路網絡各個輸入端口位置由組件表面貼裝的有源器件位置確定，因此合路網絡的設計也需要綜合考慮組件表面有源器件布局。以單個合路網絡為例，其設計如圖6所示，組件頂層的16個八通道幅相控制芯片輸出的信號通過垂直互聯結構分別進入8套合路網絡，單個合路網絡的布局整體上保持了對稱結構，在輸入端口處受限于器件布局，其結構并不能做到完全對稱，為了保證各個輸入端口處的相位一致性需要對輸入端口處的不對稱結構進行仿真優化，其優化結果如圖6所示，根據圖6(c)，兩條不對稱傳輸路徑的相位之差在7.5～9 GHz范圍內保持在0.6°以下，幅度之差保持在0.005 dB以內，幅度相位一致性良好。

圖6 合路網絡

接下來對合路網絡進行仿真，其結果如圖7所示，根據7(a)，在7.5～9 GHz范圍內合路網絡各通道的插入損耗小于13 dB，其各通道間幅度之差保持在0.2 dB以內，幅度一致性良好；根據圖7(b)其各通道相位曲線幾乎重合，相位一致性良好；根據圖7(c)，在7.5～9 GHz，各個端口駐波比小于1.2，傳輸性能良好；根據圖7(d)，不同通道間隔離度均保持在-20 dB以下，通道間隔離度良好，滿足設計要求。

圖7 十六合一合路網絡仿真結果

2.3 低損耗垂直互聯結構設計

在多層印制板電路中，由于電路分布在不同層，因此需要一種垂直互聯結構將不同層間的電路相連接起來，以實現層間的信號傳輸，垂直互聯結構在層間進行信號傳輸時會存在阻抗不連續以及寄生參數的問題，導致信號傳輸損耗增加，因此實現層間信號的低損耗傳輸是垂直互聯結構設計中需要解決的問題?；诖诵枰獙Υ怪被ヂ摻Y構建立精確的模型進行分析，從而對其進行有效地優化設計，實現層間信號的低損傳輸。

首先確定組件表層以及內層的傳輸線形式：微帶線和共面波導常用于印制板表層信號傳輸，共面波導結構如圖8(a)所示，其相對于微帶線，其兩側存在兩條地平面，這種包含在導體和地之間的電場結構，減小了鄰近傳輸線之間的電場耦合，使得鄰近傳輸線之間達到良好的隔離，此外這種特殊結構的導體與地的空間占用率很小，更適合應用于多層印制板電路中表層布線，由于其擁有相較于微帶線更好的信號隔離效果，所以在本組件設計中，表面傳輸線形式采用共面波導形式。多層印制板的內部傳輸線形式則多采用帶狀線，如圖8(b)所示帶狀線埋置于兩層介質板之間，上下兩側均是地平面，能夠很好地將該層信號與其他層間隔離開來，因此本組件內部走線形式采用帶狀線，并在此基礎上在帶狀線兩側加入接地通孔，可以防止同層內帶狀線之間的信號串擾，以實現良好的層內信號隔離。

圖8 垂直互聯結構示意圖

本組件中用于層間信號傳輸的垂直互聯結構基于同軸孔的形式進行設計，因此，本文的垂直互聯結構形式為共面波導-同軸孔-帶狀線。其等效模型如圖8(c)所示，其主要由3部分構成，分別是同軸孔、與層間傳輸線連接的焊盤結構，以及將過孔與地層或者電源層隔離開的反焊盤結構，在此基礎上在過孔的周圍加上一圈接地通孔，可以有效減少過孔信號傳輸的輻射損耗，提供信號回流路徑，改善過孔傳輸信號的質量。

基于同軸孔的垂直互聯結構在信號傳輸中存在兩個問題：

1)同軸孔在傳輸線上會表現為阻抗不連續的斷點，會使得傳輸的信號發生反射，增大信號的傳輸損耗；

2)在高頻段，同軸孔會與周圍地層之間存在嚴重的寄生參數效應，這些寄生參數會使得過孔的傳輸性能受到影響。因此同軸孔的設計不合理會使得信號傳輸損耗增加，從而影響整個組件的工作性能。接下來將對此結構進行建模分析，其等效電路如圖9所示。

圖9 垂直互聯結構等效電路

首先對其傳輸阻抗的不連續性進行分析，從上層共面波導過渡到下層帶狀線時，垂直同軸孔可以等效為電感，其電感值根據經驗公式[22]可近似為：

(4)

式中，lvia為垂直通孔的長度，v為自由空間的波速，γ=0.577 2為歐拉常數，ω為傳輸線線寬度，λ0為信號的波長，εr為傳輸線等效介電常數。這個電感與傳輸線原有的電感L0串聯，導致在傳輸線與同軸孔在過渡段的總電感增加為：

L=L0+△L

(5)

根據傳輸線特性阻抗計算公式，過渡段傳輸線特性阻抗變為：

(6)

而過渡段外傳輸線線的特性阻抗仍然是：

(7)

其中：C0為傳輸線原有電容，為了減少反射降低駐波，使得信號優良傳輸，保證阻抗匹配，需要在過渡端引入補償電容△C，使得過渡段阻抗變為：

(8)

根據式(9)，補償電容△C經計算可表示為：

(9)

在垂直互聯結構中，同軸孔與周圍接地孔形成同軸結構，在同軸孔正下端提供了所需補償電容的焊盤結構，電感計算公式是近似的，因為附加電感的大小會隨頻率的變化而變化，所以補償電容的大小也在變化中，因此需要采用電磁場仿真軟件HFSS進行分析。

接下來對同軸孔的寄生參數進行分析，首先根據同軸孔結構示意圖可知過孔與周圍底層之間存在著寄生電容Cs，其可以近似估算為[20]：

(10)

其中：εr為板材的介電常數，t為板材厚度，Rpad為焊盤半徑，Rantipad為反焊盤半徑?？梢钥吹竭^孔的寄生電容主要受焊盤半徑以及反焊盤半徑的影響。

綜合式(9)和式(10)可得同軸孔的不同結構參數對于其電參數均有不同的影響，如表1所示。

表1 過孔結構參數對寄生參數的影響

根據表1，在仿真設計中，可以根據過孔信號傳輸效果，對其結構參數進行優化，從而對同軸孔的電感以及電容參數大小進行平衡，降低信號傳輸損耗。

綜上，針對同軸孔的阻抗不連續性以及寄生參數等問題，均可以采取優化焊盤尺寸等結構參數來減小其影響，由于過孔半徑以及長度需根據組件實際尺寸確定不能任意變更，因此主要對焊盤半徑、反焊盤半徑以及過孔與接地孔間距這3個結構參數來對其進行優化。根據組件疊層結構，以表層(SIG1)八通道幅相控制芯片輸出端口到第一層波束合路網絡(SIG4)輸入端口的垂直互聯結構和第一層波束合路網絡的輸出端口(SIG4)至底層放大器(SIG18)輸入端口的垂直互聯結構為例進行優化仿真。

首先對表層(SIG1)八通道幅相控制芯片輸出端口到第一層波束合路網絡(SIG4)輸入端口的垂直互聯結構進行仿真，根據圖3所示的組件疊層結構由SIG1層至SIG4層的同軸孔共需穿越3層印制板、3層半固化片以及兩個地層，同軸孔長度為0.906 mm，同軸孔半徑定為0.3 mm，周圍地孔半徑定為0.2 mm，仿真結果如圖9所示。根據圖9(a)，同軸孔與地孔間距在1.4～1.8 mm范圍內，當同軸孔與地孔間距增大時，回波損耗曲線的諧振點也隨之改變，這是因為隨著地孔與同軸孔距離的改變，其間的寄生電容也隨之改變，因此導致曲線諧振點發生變化，同時隨著同軸孔與地孔間距變大回波損耗也有一定增加，這是由于地孔與同軸孔間距增大的同時導致地孔之間的間距也有一定增大，對同軸孔信號的屏蔽作用有一定減??；觀察圖9(d)可知隨著地孔與同軸孔間距的增大其插入損耗變化并不是很明顯，但隨著頻率的增加，插入損耗明顯有增大的趨勢，這是因為隨著頻率的增加過孔的寄生參數影響愈發明顯，傳輸損耗也逐漸變大。在同軸孔與地孔的間距為1.8 mm時，回波損耗的諧振點在中心頻點8.3 GHz左右，回波損耗小于-35 dB，且插入損耗小于0.1 dB傳輸效果更好，因此同軸孔與地孔之間的間距設為1.8 mm。

根據圖9(b)和圖9(e)，可以觀察到反焊盤半徑在0.6～0.8 mm范圍內，隨著反焊盤半徑的增加回波損耗以及插入損耗逐漸變小，且諧振點發生了變化，這是由于反焊盤的增大使得同軸孔與周圍地層之間的寄生電容發生了改變，從而使得回波損耗諧振點發生了改變，且反焊盤過小時會使得上下層之間的信號傳輸受阻，因此隨著反焊盤半徑增加傳輸損耗逐漸變??；但同時在0.8～1mm范圍內隨著反焊盤半徑的增大，傳輸損耗又逐漸增加，這是由于反焊盤尺寸過大使得表層傳輸線的信號失去了自身的地，使得傳輸性能變差。在反焊盤半徑為0.8 mm時，在中心頻點8.3 GHz處回波損耗最小，小于-35 dB，插入損耗小于0.1 dB，傳輸損耗最小，因此反焊盤半徑設為0.8 mm。

根據圖9(c)和圖9(f)，可以觀察到同軸孔焊盤半徑在0.3～0.4 mm范圍內，隨著焊盤半徑的增加回波損耗的諧振點發生了改變，且回波損耗有一定程度的減小，且插入損耗也逐漸減小，這是由于隨著焊盤的增大，為過渡段傳輸線提供了補償電容，一定程度上減小過孔與傳輸線之間的不連續性，改善了信號的傳輸效果，但同時在0.4～0.7 mm范圍內，隨著焊盤半徑的增大回波損耗與插入損耗又開始逐漸變大，這是因為焊盤繼續增大時，補償電容超出了所需補償值，且其與周圍地層之間的寄生參數也逐漸變大，從而增加了信號傳輸的損耗，使得傳輸效果變差；在焊盤半徑為0.4 mm時，在中心頻點8.3 GHz處回波損耗最小，小于-35 dB，插入損耗小于0.1 dB，傳輸損耗最小，因此焊盤半徑設為0.4 mm。

根據上述優化結果，SIG1層至SIG4層的垂直互聯結構優化后的設計參數如表2所示，最終優化后的過孔仿真結果如圖10所示，根據圖10(b)可知過孔在工作頻點8.3 GHz處回波損耗小于-40 dB，插入損耗小于0.1 dB，傳輸性能良好，滿足實際工作需求。

表2 SIG1層-SIG4層垂直互聯結構參數

圖10 SIG1-SIG4垂直互聯結構仿真結果

接下來對第一套合路網絡輸出端口(SIG4)至組件底層放大器輸入端口(SIG18)的垂直互聯結構進行優化設計，由SIG4層至SIG18層過孔長度為6.718 mm，同軸孔半徑為0.3 mm，地孔半徑為0.2 mm，對其進行優化，優化后結構參數如表3所示，其優化結果如圖11所示。根據圖11過孔在工作頻點8.3 GHz處回波損耗小于-50 dB，插入損耗小于0.2 dB，在10 GHz頻率范圍內傳輸回波損耗小于-20 dB，插入損耗小于-0.2 dB，傳輸性能良好，滿足實際工作需求，但對比于前面所仿真的SIG1層-SIG4層的垂直互聯結構其傳輸性能變差，這是由于隨著同軸孔穿層的數量增多，其周圍電磁環境愈發復雜，優化結構參數只是相對平衡了垂直互聯結構中寄生電容和電感的影響，并不能完全消除，因此在多層板的設計中要盡量合理設計電路的布局，盡量減少較長的垂直互聯結構的使用。

表3 SIG4層-SIG18層垂直互聯結構參數

圖11 SIG1-SIG4垂直互聯結構

圖12 SIG4層-SIG18層 垂直互聯結構

3 實物與測試

加工完成的接收組件體積為80 mm×80 mm×7.66 mm，工作頻段為7.5 ～ 9 GHz，組件共有16個接收模塊，每個模塊含有低噪聲放大器以及八通道幅相控制芯片，對來自16個雙圓極化天線單元的射頻信號進行接收，每個模塊有兩個輸入端口分別接收左旋圓極化信號以及右旋圓極化信號，經過低噪聲放大器與八通道幅相控制芯片后分8路輸出，分別送入8套波束合路網絡進行合成，合路完成的八波束信號分別從組件的八路輸出。

對組件進行測試時，一路輸出通道為一組，測試組件16個接收模塊的增益以及相位一致性等指標，以其中一路輸出通道為例其測試結果如圖13所示，在7.5～9 GHz范圍內，組件增益大于18 dB，各模塊之間相位之差小于5，相位一致性良好，輸出駐波比小于1.5，具有良好的射頻傳輸特性，滿足低損耗傳輸需求。

圖13 組件測試結果

4 結束語

本文設計了X頻段八波束接收組件，基于多層印制板技術實現了組件上眾多有源器件以及多套波束合成網絡的高密度布局，提升了組件的集成度?；赪ilkinson功分器的形式設計了高效的小型化合路網絡，并對組件內部的垂直互聯結構進行了精確的建模分析，得出了不同結構參數對于信號傳輸的影響，通過優化結構參數的方法降低了組件的傳輸損耗，最后對組件進行了加工測試，在7.5～9 GHz范圍內，組件增益大于18 dB，各模塊之間相位之差小于5，相位一致性良好，輸出駐波比小于1.5，具有良好的射頻傳輸特性，滿足低損耗傳輸需求，且組件尺寸僅為80 mm×80 mm×7.66 mm，更加符合有源相控陣系統的小型化需求。