國產EDA平臺下化合物半導體工藝PDK的開發研究

賈古凱,游 彬,陳展飛

(杭州電子科技大學浙江省大規模集成電路設計重點實驗室,浙江 杭州 310018)

0 引 言

隨著5G時代大功率場景應用需求的提高,化合物半導體(GaAs、GaN、InP等)射頻功率器件顯露出明顯優勢,而芯片的成功設計也必須依靠貫穿于IC設計、制造、封裝等環節的EDA工具。在全球EDA產業中,海外三巨頭Synopsys、Cadence、Siemens EDA處于領先地位。國產EDA產業起步晚、歷經波折,如今也出現了一些優秀的EDA廠商,其中華大九天(Empyrean)是本土領域的龍頭企業。目前,國際貿易環境復雜多變,西方國家通過對我國實施EDA工具的禁用來限制我國集成電路產業的發展,因此迫切需要盡快實現國產EDA工具的替代[1-2]。

化合物半導體產業的快速發展,使得射頻集成電路的設計日益復雜。如何減輕射頻集成電路(RFIC)設計的難度和縮短RFIC設計周期,是EDA廠商、晶圓代工廠、IC設計公司和IC用戶的共同目標[3-4],快速開發國產EDA平臺配套工藝設計組件(Process Design Kit,PDK)可以解決此問題。它是聯結晶圓代工廠、IC設計公司和EDA廠商之間的紐帶,允許IC設計公司使用特定工藝實現電路需求并完成電路設計。PDK可以描述半導體工藝的器件性能,實現EDA工具/半導體工藝/RFIC設計環境之間的相互集成。業界常用的PDK絕大部分基于國外EDA平臺,事實上,PDK的概念最初也是由Cadence公司提出,并在其設計平臺Virtuoso上使用Skill語言實現[5],此外還有部分基于Keysight公司ADS平臺[6]和基于Synopsys公司Laker平臺[7]下的PDK等。但是,基于國產EDA平臺下的PDK開發研究發展還很欠缺。不僅如此,目前大多代工廠會根據一套成熟的半導體工藝提供不同EDA工具下的PDK供客戶使用,其中鮮有國產EDA工具下PDK的存在。

EDA的發展是制約我國集成電路產業的卡脖子問題,而PDK是使用EDA工具進行電路設計的基礎條件。缺少PDK的使用,集成電路設計會受到嚴重的限制。目前,基于國產EDA平臺下PDK的發展主要存在以下問題:(1)學術界對其研究較少,多數是針對于Cadence工具下PDK[8-9]的研究。(2)由于國外EDA工具下PDK是基于其平臺腳本語言開發的,不具有可移植性和互操作性,如:Virtuoso下的PDK由Skill語言開發[10],ADS下的PDK由AEL語言開發[11]等。(3)不同EDA工具下的PDK架構與文件目錄也不同[11]。所以,無法使用國外PDK在國產EDA工具下進行電路設計。因此,非常有必要盡快提出一種適用于國產EDA工具下的PDK架構和開發方法。

針對上述問題,基于國產EDA龍頭廠商(Empyrean AetherMW)平臺,研究了PDK的開發方法和PDK架構,提出了適用于該國產EDA平臺的整套PDK開發流程,詳細說明PDK開發中的難點,提出相應的解決方案。并使用該開發方法,根據0.15 μm GaAs pHEMT化合物半導體工藝完成了其全部器件庫的開發,包括高電子遷移率晶體管、電感、電容、電阻、微帶線、PAD和背孔等。

1 PDK的功能與組成部分

PDK在形式上是多種文件的集合,包含完整的器件庫、模型庫和半導體工藝文件,可以輔助電路設計師完成設計;PDK中包含的器件的符號、參數、電路仿真信息、器件模型文件,可以用于電路仿真;PDK包含的參數化版圖單元(Pcell)可以減少版圖設計過程中的任務量,通過對器件尺寸相關參數的設定,能夠得到符合代工廠生產要求的版圖結構;PDK中的物理驗證文件可用來做后端驗證,保證版圖設計的準確性。

一套成熟可靠的PDK應包含以下組成部分[12-13]:

(1)Library:庫是PDK的整體,包括電路設計時用到的所有器件信息。

(2)Symbol:原理圖設計符號由器件的特性進行定義,通常會在符號中標識一些關鍵的表征器件特性的參數,如HEMT器件中的柵長(Gate Length,L)、柵寬(Gate Width,GW)、柵指數(Number of Finger,NF)等,方便電路設計者使用。

(3)CDF(Component Description Format):組件描述格式用來描述該器件的所有特征信息,定義了器件類型、器件名稱、器件參數的屬性和默認值、控制參數的顯示/編輯狀態、是否執行Callback函數等。

(4)Callback:參數回調用于表征CDF參數之間的函數關系(計算、數值范圍限制等)。

(5)Spectre/hspiceD View:用來支持電路設計中的仿真需求、實現和不同EDA仿真工具之間的交互接口。用于產生仿真相關的參數,如:器件模型名稱、器件端口信息、模型參數信息等。

(6)SPICE Model:器件模型是工藝器件性能的數學表征,是電路仿真的重要基礎,模型文件包括物理參數和曲線擬合參數,利用數學方程、等效電路及工藝數據擬合等方法對器件電流-電壓等關系進行精確描述,實現電路的精確模擬。

(7)Pcell(Parameteried cell):參數化單元是PDK中的核心部分,由特定編程語言編寫生成的參數化版圖單元可以實現原理圖驅動版圖的設計流程,在調用Pcell時定義器件的結構和尺寸參數值,就可以自動生成相應尺寸的器件版圖結構,可以顯著提高RFIC的版圖設計效率。

(8)TechFile(Technology File):技術文件用來描述工藝特點,也是參數化版圖的必需文件,包含GDSII的設計數據和工藝層的連接關系、映射關系、屬性定義、在線設計規則、電氣規則、顯示色彩定義和圖形的形狀定義等。

(9)PV Rule(Physical Verification Rule):物理驗證包括DRC/LVS/PEX等規則文件。設計規則檢查(Design Rule Check,DRC):版圖布局受基本規則的控制,Foundry無法實現違反設計規則的版圖制造;原理圖版圖一致性檢查(Layout Versus Schematic,LVS):確保電路版圖與原理圖設計相匹配,識別版圖中器件之間的連接關系是否符合設計預期;寄生參數提取(Parasitic Extraction,PEX):提取RFIC設計中的寄生分布網絡參數。

(10)Manual:包括設計規則手冊、模型手冊、PDK使用手冊等。

2 基于國產EDA平臺的PDK開發

為了實現國產EDA工具下PDK的使用以及在各EDA工具之間的互操作性,提出一種新的PDK開發方法,即使用開源的Tcl和Python語言進行PDK的開發:其中CDF參數由圖形化編輯器(GTE)實現,Callback由Tcl語言實現,Layout由Python語言實現。該方法可以容易地對PDK進行維護和更新,縮短了開發周期,還可以使用較少的編碼實現功能更復雜的參數化版圖單元,并且符合開放數據庫(OA)和互操作PDK庫的標準,適配于多種基于開放數據庫標準的EDA平臺。

2.1 基于國產EDA工具下PDK開發方法

開發方法如圖1所示,首先創建PDK所必需的庫文件,根據該化合物半導體工藝特征依次創建器件的視圖(原理圖視圖symbol view、仿真視圖spectre view)、CDF參數屬性、仿真信息等,確保Callback邏輯正確,并且能正確調用模型文件進行仿真后,去編寫后端設計部分(包括技術文件和參數化版圖單元的開發),再根據正確的版圖結構和工藝需求編寫驗證規則文件,完成對PDK的質量檢查(Qualification Assurance,QA)之后即可釋放PDK。

使用本文所提出的PDK開發方式并基于0.15 μm GaAs pHEMT工藝,在華大九天EDA工具AetherMW平臺上實現了PDK全套開發流程。

2.2 基于國產EDA工具下PDK開發難點及解決方案

Pcell和設計規則檢查文件(DRC)是PDK中的關鍵部分,國產PDK下可將Pcell分為兩部分,分別是CDF和參數化版圖單元,下面分別對以上三部分的開發難點進行描述并提出合適的解決方案。

(1)CDF、Callback的開發

圖2 ePDK(Empyrean PDK)中CDF/Callback開發方法

目前業界通用的PDK開發方法中,所有組成部分均由編程語言實現,當代工廠的半導體工藝更新后,PDK也要隨之更新,這樣工程師就必須面對大量的代碼修改任務,無疑增加了PDK的維護難度。對此,提出一種新的CDF/Callback開發方式,即使用GTE方式開發CDF和器件的仿真信息與使用編程語言開發Callback函數相結合。開發方法如圖2所示,首先使用圖形化界面編輯各器件的CDF參數,可以輕松地設置參數的屬性,如,默認值、描述、是否可編輯/顯示、是否調用Callback函數、字符類型等,使用GTE方式而無需調用編程語言即可將參數屬性信息以文檔形式保存到PDK中;Callback函數通過Tcl語言表達式實現,在參數更改時進行計算并觸發CDF參數回調,其變化值會被Callback函數文件所獲取,并執行相應邏輯操作,在開發的過程中,根據Debug窗口判斷代碼邏輯是否正確,同時顯示出錯誤信息。

(2)Pcell的開發

在集成電路的后端設計中,工程師會花費大量的精力繪制版圖結構,但使用PDK中的參數化版圖單元可以避免重復勞動。參數化版圖單元必須由腳本語言進行編譯,并在布局中被實例化。開發參數化版圖結構是一項復雜的編碼任務,PDK開發工程師需要大量的時間去實現。因此開發的難點在于如何使用少量易讀的代碼去實現復雜的版圖結構。

由于Python語言具有語法簡單、開源、具有眾多的標準庫和第三方庫、可擴展性強等優點,故提出使用Python語言實現國產EDA平臺下參數化單元的開發。根據化合物半導體工藝實際需求,在PBQ中使用Python對版圖結構進行代碼編寫,圖3為Pcell code的基本結構,調用AetherMW觀察版圖的實現效果。當Pcell被成功編譯后,它就會以Python程序的形式存儲在OA數據庫中,每次調用版圖時,特征參數就會被賦予默認值或指定值,并在布局設計環境中執行繪圖操作,簡化了參數化版圖幾何結構的創建工作。

圖3 Pcell code基本結構

(3)DRC的開發與QA

DRC基本規則包括工藝層/派生層的寬度(Width)、長度(Length)、面積(Area)、間距(Spacing)、跨越(Straddle)、重疊(Overlap)、包含(Enclose)等,首先需要完成DRC標題欄和規格模塊,用于包含規則文件的說明、版本信息以及驗證工具運行檢查的方式;之后完成各工藝層的操作模塊,用于將版圖設計中的工藝層映射到規則文件中以及指定由工藝層之間運算產生的派生層;最后便是器件的連接和提取模塊,用于定義工藝層之間的連接方式和版圖網表的提取。

語法格式如下,以關鍵字Rule為開始:

Rule ISO_01 {

;(ISO.01) Minimum space -- 4.0um

space( ISO <4 adjacent <90 point_touch region ) }

隨著器件特征尺寸不斷縮小,設計規則檢查的內容也逐漸復雜,對每條規則分別進行QA顯然是不可取的。提出一種新的DRC QA方法,可以較輕松地對DRC文件進行檢查修改,方法如圖4所示,通過修改器件版圖尺寸相關的參數生成一組測試用例,如:

topCell, mline_verify

Cells, Device_mline

param,W,10u,20u,30u,35u

param,L,115u,124u,150u,160u

參數值之間排列組合可以生成16個pattern,由腳本語言編程自動調用布圖工具并依據參數值生成16種器件的版圖結構,再由這些版圖結合物理驗證工具去驗證DRC文件的正確性,修改錯誤規則直至沒有DRC錯誤產生。

圖4 DRC QA方法

3 PDK的實現與驗證

3.1 國產EDA平臺下PDK的實現

開發完成的ePDK由多組文件夾和文件集合而組成,表1為本次所開發的0.15μm GaAs pHEMT ePDK的主要內容。相對于使用Skill語言開發的cPDK(Cadence PDK),該方式不僅開發簡單,還大大降低了后續PDK維護和版本迭代的任務量,也彌補了國產EDA平臺下PDK的空白。

表1 ePDK架構

通過本文所提出的開發方法,完成了0.15μm GaAs pHEMT工藝中所有器件的開發,包括HEMT、HEMT_BV、Diode、MIM_Cap、Round_Ind、Square_Ind、TFR_Res、ISO_Res、TLine、Step_Line、Cross_Line、Curve_Line、Taper_Line、Tee_Line、PAD、Bvia等。

3.2 PDK驗證

為了證明使用本文所提出的開發方式所開發PDK具有正確性和實用性,需要對該PDK的內容進行仿真驗證,確保其可以在國產EDA工具中(華大九天AetherMW)完成射頻集成電路仿真設計。

(1)使用PDK中的耗盡型HEMT器件進行直流和S參數仿真。圖5(a)表征該器件的直流特性,參數設置為NF=2,GW=25 μm;仿真條件為VGS:-1.5～0 V,步長為0.1 V;VDS:0～6 V,步長為0.1 V。圖5(b)表征該器件的射頻特性,參數設置為NF=6,GW=25 μm;仿真條件為Freq:0.2～50 G,步長為0.2 G;VGS:-1.5～0 V,步長為0.1 V;VDS:0～6 V,步長為2 V。將仿真結果與器件測試數據進行對比(藍色線為仿真結果,紅色線為器件實測數據),可以看出仿真與測試結果誤差較小,符合電路設計要求。

圖5 HEMT仿真與測試結果對比

(2)在AetherMW中使用該PDK中的部分器件設計單級低噪聲放大電路。圖6(a)為原理圖設計;S參數仿真結果如圖6(b-e)所示,橫坐標為掃描頻率,縱坐標為用dB形式表示的S參數,其中S11/S22分別表示輸入/輸出回波損耗,S21表示增益和平坦度,S12表示隔離度;由圖可得,使用本次開發的PDK所設計的電路在X波段具有良好的輸入回波損耗,增益平坦度正負0.2 dB;根據電路原理圖,調用參數化版圖單元完成版圖繪制,如圖6(f)所示,并且已經通過了PDK中DRC文件檢查。

圖6 單級LNA電路設計與仿真

以上驗證結果表明,基于國產EDA平臺開發的化合物半導體工藝PDK可在華大九天AetherMW軟件中正常使用,滿足電路需求,支持射頻集成電路的設計。

4 結束語

本文提出了一種適用于國產EDA工具下PDK的開發方式和結構,并以華大九天EDA工具為平臺實現了某化合物半導體工藝PDK的全套開發流程,詳細分析了國產PDK開發設計中的難點,提出解決方案。與傳統的PDK開發方式相比,本文提出的方法具有可移植性、代碼簡單、便于更新維護且開發周期短等特點。最后驗證該PDK的正確性,將其應用于實際電路,結果表明具有一定的可靠性,可以在國產EDA平臺下完成射頻集成電路的設計。后續將完成國產EDA下其它化合物半導體工藝PDK的開發設計。