科教融合開展高水平微處理器設計人才培養

馬勝 賴明澈 沈立

[摘 要] 采用科教融合的方式，基于一流的科研成果開展一流的人才培養是有效提升微處理器設計人才培養質量的關鍵。片上互連網絡作為多核或眾核處理器核間互連和協同工作的基礎，對微處理器的設計至關重要;因此，高水平的微處理器設計人才必須熟練掌握片上互連網絡的基本原理和工作機制。國防科技大學計算機學院的教學團隊采用科教融合的方式開展“片上互連網絡”課程教學，在教學團隊組建、教學內容設置、教學方法改革、實踐環節設計等方面進行了改革，取得了較好的教學效果，同時對課程的教學實踐和改革情況進行了總結。

[關鍵詞] 片上互連網絡;科教融合;微處理器設計;人才培養

[基金項目] 2019年度湖南省教育廳普通高等學校教學改革研究課題“人工智能背景下的微處理器設計人才培養”（湘教通〔2019〕291號-6）;2020年度教育部產學合作協同育人項目“新工科背景下加強產學合作協同育人的集成電路設計人才培養方案的改革與探索”（202002274003）;2020年度教育部第二批新工科研究與實踐項目“面向國家急需，培養自主可控微處理器設計人才的創新與實踐”（E-DZYQ20201405）

[作者簡介] 馬 勝（1986—），男，湖南永州人，博士，國防科技大學計算機學院計算科學系系統室副主任，副研究員，主要從事片上互連網絡和微處理器設計研究;賴明澈（1982—），男，湖北石首人，博士，國防科技大學計算機學院計算機研究所副所長，研究員，主要從事微處理器設計和高性能計算機系統設計研究;沈 立（1976—），男，陜西西安人，博士，國防科技大學計算機學院計算科學系副主任，教授，主要從事微處理器設計和高性能計算機系統設計研究。

[中圖分類號] G649.21? ?[文獻標識碼] A? ?[文章編號] 1674-9324（2021）51-0171-06? ? [收稿日期] 2021-05-06

一、引言

如何破解集成電路技術目前面臨的“卡脖子”難題是國家亟待解決的一個重大戰略問題。作為信息系統的核心器件，我國自主可控微處理器的設計能力遠遠落后于國外，“卡脖子”的情況更加嚴重。人才是集成電路技術和產業發展的第一資源，但人才匱乏已成為當前嚴重制約我國集成電路技術和產業發展的瓶頸。目前我國急缺理論水平高、創新意識好、實踐能力強、能夠有效解決實際科學與工程問題的復合型微處理器設計人才。

微處理器設計工作對人才能力需求的一個顯著特點是對理論知識水平和實踐動手能力要求都較高，因此人才培養需要在理論學習和實踐教學方面進行良好的權衡。一方面，重理論、輕實踐容易造成所培養的人才工程實踐能力較弱，理論與實踐相脫節，無法解決實際工程問題;另一方面，重實踐、輕理論容易造成所培養的人才理論水平不高，局限于工程細節，發展潛力和層次受限。

采用科教融合的方式，基于一流的科研成果開展一流的人才培養是有效提升微處理器設計人才培養質量的關鍵。國防科技大學計算機學院在微處理器設計領域取得了較為豐碩的科研成果，學院長期以來以國家和軍隊對計算機系統和核心芯片研制自主可控的需求為導向，先后研制了30余款高端處理器芯片，在ISCA、HPCA、MICRO、DAC、IEEE TC、IEEE TPDS等微處理器設計領域頂級國際會議和期刊上發表了多篇高影響力的論文，在微處理器設計領域掌握了許多核心關鍵技術。如何基于這些豐碩的科研成果開展人才培養，切實提升微處理器設計人才培養質量是我院面臨的一項挑戰。本文描述了國防科技大學計算機學院“片上互連網絡”課程教學團隊以科教融合的方式開展人才培養的一些實踐經驗。

片上互連網絡作為多核處理器或眾核處理器核間互連和協同工作的基礎，對微處理器設計至關重要，也是微處理器設計領域的一個重要研究方向[1，2]。國防科技大學計算機學院契合業界需求，自2010年起開始面向碩士研究生和博士研究生開設了“片上互連網絡”課程。為了有效提升微處理器設計人才的培養質量，課程教學團隊多年來堅持采用“以科研促進教學，以教學反哺科研”的方式開展課程教學，在教學團隊組建、教學內容設置、教學方法創新、實踐環節設計等方面進行了大量改革，取得了較好的教學效果。第一，課程教學團隊由來自教學一線和科研一線的優秀教員組成，既具備了豐富的教學經驗，又具備了優秀的科研能力，為保證本課程的理論教學和實踐教學的順利開展奠定了良好的基礎。第二，為使學生既打牢堅實的基礎，又較好地熟悉該領域的研究前沿，課程教學內容既涵蓋了片上互連網絡的經典教學內容，又引入了業界的最新科研成果。第三，課程教學過程采取了多種創新教學手段，包括BOPPPS教學模式[3，4]、參與式教學、翻轉課堂[5，6]等，較好地提升了學生的課堂參與度和學習積極性。第四，課程教學團隊對課程的實驗環境設置和實踐教學環節進行了大量創新，一方面，基于科研項目中取得的部分科研成果建立了較為優秀的實踐教學環境;另一方面，要求學生使用上述實踐教學環境重現一些高水平論文的實驗結果，加深對理論知識的理解，并激發創新靈感。源于在課程學習過程中產生的靈感，學生在片上網絡設計領域取得了較為突出的科研成績，在權威會議或期刊上發表了多篇論文[7-13 ]。

二、課程介紹

（一）教學目標

國防科技大學“片上互連網絡”課程是該校計算機學院面向微處理器設計專業和計算機體系結構專業的碩士研究生和博士研究生開設的專業課程，課程開設緊貼業界需求。當前微處理器設計已進入多核或眾核處理器時代，片上互連網絡已成為決定微處理器性能、能效和可靠性的關鍵因素;因此微處理器設計人才必須在片上互連網絡領域具備較高的理論水平和實踐能力。為了滿足上述需求，課程通過理論學習和實踐鍛煉，使學生理解和掌握片上互連網絡的組成結構和工作原理，包括拓撲結構、路由算法、流控機制、路由器微處理器、死鎖避免機制等。同時，為了提升學生的創新水平和實踐能力，課程內容還將涵蓋業界的最新研究進展，包括Cache一致性片上網絡、領域專用加速器片上網絡、光互連片上網絡等。通過本課程的學習，學生將在片上互連網絡領域具備較高的理論水平和工程實踐能力。

（二）教學體系

表1描述了“片上互連網絡”課程的教學體系。課程共包括36個學時，主要分成兩種類型的主題：一是基本原理部分，主要包括5個主題，分別為拓撲結構、路由算法、流控機制、路由器微結構和死鎖避免機制。每個主題包含6個學時，由講授、研討和實踐組成，其中講授2個學時、研討2個學時、實踐2個學時。二是領域前沿知識，主要包括3個專題，分別為Cache一致性片上網絡、光互連片上網絡和領域專用加速器片上網絡。每個主題包含2個學時，其中講授1個學時、研討1個學時。

課程每個主題的具體講授內容如下。

1.拓撲結構。本主題主要講授片上互連網絡的經典拓撲結構，包括環網、網格網絡、torus網絡、胖樹等。講授過程重點關注決定片上互連網絡性能和能效的關鍵因素，包括拓撲結構的等分帶寬、網絡直徑、節點度等。

2.路由算法。本主題主要講授片上互連網絡的經典路由算法，包括維序路由算法、轉向模型路由算法、完全自適應路由算法和Valiant路由算法等。講授過程重點關注不同路由算法在路徑多樣性、擁塞避免能力、容錯能力等方面的差異。

3.流控機制。本主題主要講授片上互連網絡的經典流控機制，包括蟲孔流控機制、虛切通流控機制、存儲轉發流控機制等。講授過程重點關注不同流控機制在路由器緩沖容量、報文轉發過程、死鎖特性等方面的差異。

4.路由器微結構。本主題主要講授片上互連網絡的經典路由器微結構，包括蟲孔路由器、虛切通路由器、猜測交叉開關分配路由器等。講授過程重點關注不同類型路由器在組成結構、性能、面積開銷和功耗開銷等方面的差異。

5.死鎖避免機制。本主題主要講授片上互連網絡的經典死鎖避免機制，包括Dally死鎖避免理論、Duato死鎖避免理論、協議層死鎖的避免機制等。講授過程重點關注不同類型的死鎖避免理論在緩沖資源需求、虛通道數目需求、報文傳輸限制等方面的差異。

6.Cache一致性片上網絡。本主題主要講授片上互連網絡和Cache一致性協議協同設計取得的最新研究進展，主要包括面向Cache一致性協議的通信特性優化片上互連網絡的結構設計，以及基于片上互連網絡的結構特性優化Cache一致性協議的設計兩個方面。

7.光互連片上網絡。本主題主要講授光互連片上網絡設計的基本原理和業界最新進展，重點對光互連片上網絡相對于傳統片上網絡的優勢和缺陷進行分析，包括傳輸帶寬、傳輸延遲、面積開銷、功耗開銷、集成度等方面。

8.領域專用加速器片上網絡。本主題主要講授業界最新的科學計算加速器、人工智能加速器等領域專用加速器的片上網絡設計。講授過程重點關注領域專用加速器片上網絡的設計方法學，包括如何基于領域專用加速器的通信特性定制片上網絡的設計等。

針對上述8個主題，課程均安排了研討教學環節。研討教學的內容為業界最新的研究成果，這些研究成果主要從近年的體系結構領域頂級學術會議或期刊發表的論文中選取。學生被分成多個小組進行研討，研討過程重點關注論文所提出的創新點和優缺點等。

課程針對前5個主題還安排了實踐教學環節，要求學生對講授環節所講解的經典設計或研討環節所討論的最新設計進行重現。通過重現這些設計，一方面能加深學生對所學理論知識的理解;另一方面能更好地激發創新靈感，提出更為新穎的設計。

三、科教融合人才培養

自課程開設以來，為了提升教學效果，課程教學團隊堅持采用“以科研促進教學，以教學反哺科研”的科教融合方式開展課程教學，在教學團隊組建、教學內容設置、教學方法創新、實踐環節設計等方面進行了大量改革，取得了較好的教學效果。本節對這些方面的實踐情況進行具體描述。

（一）教學團隊建設

本課程的理論教學內容不僅涵蓋了片上互連網絡的經典設計，而且涵蓋了領域的最新研究進展，對課程教學團隊的理論知識水平要求較高，同時課程的實踐教學環節要求學生對片上互連網絡的經典設計或領域最新研究進展進行復現，并在此基礎上實現創新設計，對課程教學團隊的實踐能力要求較高。

為了滿足以上需求，課程教學團隊由來自教學一線和科研一線的優秀教師組成。來自學院教學系教師長期從事教學工作，教學經歷豐富，主講的多門課程入選國家級或省部級金課，曾獲得全軍育才獎、學校優秀教師獎、學校優秀教學獎等多項教學獎勵，所培養的研究生多次獲得省部級優秀博士學位論文獎、優秀碩士學位論文獎或國家一級學會的優秀博士學位論文獎等。來自學院工程系的教師長期從事片上互連網絡和微處理器設計領域的科研工作，科研經驗豐富，在片上互連網絡領域取得了豐碩的科研成果，曾獲得軍隊科技進步一等獎、教育部自然科學二等獎、湖南省自然科學二等獎、全國創新爭先獎牌等多項獎勵。教學團隊通過教學片教師和科研片教師的協同合作有效提升了課程的教學質量，來自教學一線的教師主要負責理論教學和研討環節的實施及質量管控，來自科研一線的教師主要負責實踐環節的實施和質量管控。

（二）教學內容設置

為了提升課程教學質量，教學團隊采用科教融合的方式精心設計了課程教學內容。教學內容不僅涵蓋了片上互連網絡領域的經典知識，包括拓撲結構、路由算法、流控機制、路由器微結構、死鎖避免機制等，而且把科研界最新的研究成果，包括Cache一致性片上網絡、領域專用加速器片上網絡、光互連片上網絡等融入課程教學中。

在表1所描述的基本原理類型的教學內容所對應的5個主題中，均安排了2個學時用于講授經典理論，2個學時用于對業界的最新研究進展進行研討。研討的內容從發表在業界頂級學術會議或期刊上的最新研究成果中選取。通過對這些高質量的學術論文進行研討，學生不僅掌握了業界最新的研究進展，而且提升了自己從事科學研究的能力。此外，課程還設置了6個學時來講授領域前沿知識，這些前沿領域大都來自片上互連網絡與其他研究領域的交叉方向，對于拓展學生的科研視野，掌握領域發展趨勢有較大的幫助。比如，設計領域專用加速器已成為計算機體系結構領域的研究熱點，領域專用加速器的通信特性與通用處理器有很大不同，對片上互連網絡的設計提出了許多新的要求;因此，課程專門設置了兩個學時講授和研討領域專用加速器片上網絡的設計。

通過上述將基礎理論知識和領域前沿知識融合的教學內容設置方式，學生不僅能較好地掌握片上互連網絡的相關基礎理論知識，還能較好地把握業界研究的最新進展。

（三）教學方法創新

課程教學團隊綜合使用了講授、研討和實踐等多種教學手段，在教學方法上采取了大量改革措施，有效提升了課程教學質量。

1.講授過程著重改變“以教師為中心”的傳統教學模式，基于BOPPPS教學理論對課堂教學過程進行設計，將課堂教學劃分成多個教學小單元，通過導入、預測試、參與式學習、后測試等方式抓住了學生的注意力，提高了學生的課堂參與度，有效提高了教學效果。比如，在導入過程中提出一些引導性的問題，吸引學生的注意力，讓學生帶著問題去學習，調動學生學習的主觀能動性。又如，采用參與式教學讓學生分組對不同死鎖避免機制的優缺點進行研討，有效地加深了學生對經典死鎖避免機制的理解和掌握。

2.研討過程采用了翻轉課堂的教學方法。學生以兩人為一組從給定的候選論文中選取一篇論文進行研討。課堂上由教師從每組中隨機抽取一名學生在15分鐘內通過PPT講解所選定的論文的主要研究思想和實驗結果，其余組的同學負責提問，問題主要圍繞論文的創新性、優缺點等展開，鼓勵提出評判性的問題。研討過程不僅對主講論文的學生進行評分，也對負責提問的學生進行評分。評分標準主要考慮學生介紹論文的準確性和清晰性、提問的水平、回答問題的準確性。這種翻轉課堂的教學方法能有效地激勵學生主動閱讀論文，并有效提升學生開展批判性思考的能力。

3.課程提高了對實踐過程的考核要求。課程綜合使用現場驗收和實驗報告評閱的方式對實踐環節進行考核?，F場驗收關注學生實驗的完成度，教師和教輔人員通過現場提問的方式對代碼邏輯和功能進行考核，判斷學生的實驗是否獨立完成。教師和教輔人員通過評閱實驗報告，對學生的分析、歸納和總結能力進行考核。

（四）實踐環節設計

課程教學團隊采用科教融合的方式對課程的實驗環境設置和實踐教學環節進行了大量創新。一方面，將科研項目研究過程中取得的部分優秀科研成果，包括片上網絡時鐘精確模擬器和RTL級路由器提供給學生使用，建立了較為優秀的實踐教學環境。課程教學團隊的片上網絡時鐘精確模擬器和RTL級路由器已經獲得了業界的廣泛認可，課程教學團隊基于這兩個實驗工具已經發表了多篇高水平論文。另一方面，要求學生使用上述實踐教學環境重現一些高水平論文的實驗結果，加深學生對理論知識的理解，并激發創新靈感。在此基礎上，學生可以進一步提出創新設計。

以拓撲結構主題為例，課程安排的實踐環節是重現一篇來自國際計算機設計年會的論文中的實驗結果。該論文為回復報文設計了一個無沖突的網絡結構，消除了路由器的緩存等部件。學生在重現該論文設計的過程中，產生了靈感，認為設計無沖突的請求報文網絡也能帶來較好的收益。在課程結束之后，持續對這個研究點進行研究，最終在CCF推薦的A類國際頂級會議（DAC-2016）上發表了一篇高水平學術論文[ 11 ]。此外，還有學生將課程實驗創作的設計申請并獲授權一項專利。

四、教學效果

課程采用科教融合的方式開展微處理器設計人才的培養，既有效提升了學生在片上互連網絡領域的理論水平，又提高了他們的創新能力和實踐水平。課程自開設以來，受到了學生的廣泛好評，學生的評教結果多次為“優秀”。

學生通過學習本課程不僅掌握了片上互連網絡領域的基礎知識和領域前沿知識，還通過研討環節和實踐環節提高了自己的動手實踐能力和創新水平。學生基于本課程教學過程中產生的靈感在片上互連網絡領域發表CCF A類論文3篇、B類論文2篇、C類論文2篇[7-13 ]，體現了較高的創新水平和實踐能力。學生在課堂學習過程中掌握的包括時鐘精確模擬器和RTL級路由器在內的實驗工具對他們有較大的幫助。學生不僅將這些實驗工具用于今后的科學研究，部分學生還用于工作崗位，在微處理器設計工作中取得了較好的效果。課程教學團隊每年都對選修本課程的學生進行回訪調查，絕大部分學生都對課程的科教融合教學模式表示認同，表示自己通過選修本課程可以學習到很多對自己今后學習和工作有用的知識。

五、結語

本文對國防科技大學計算機學院采取科教融合的方式開展“片上互連網絡”課程的教學實踐情況進行了描述。課程教學團隊多年來堅持采用“以科研促進教學，以教學反哺科研”的方式開展課程教學，在教學團隊組建、教學內容設置、教學方法創新、實踐環節設計等方面進行了大量改革。通過本課程的學習，學生不但提升了在片上互連網絡領域的理論水平，而且提高了在片上互連網絡領域的創新能力和實踐水平，取得了較好的教學效果。

參考文獻

[1]JERGER N， PEH L. On-Chip Networks[M].CA： Morgan & Claypool Publishers，2009：1-6.

[2]MA S， HUANG L， LAI M，et al. Networks-on-Chip： From Implementations to Programming Paradigms[M].CA： Morgan Kaufmann Publishers， 2015：1-33.

[3]周偉，鐘聞.基于BOPPPS教學模型的內涵與分析[J].大學教育，2018（1）：112-115.

[4]陳羽，陳偉，柯朝雄，等.BOPPPS教學模型在研究生課程教學中的應用初探[J].教育教學論壇，2020（13）：214-216.

[5]繆靜敏，汪瓊.高校翻轉課堂：現狀、成效與挑戰——基于實踐一線教師的調查[J].開放教育研究，2015，21（5）：74-82.

[6]馬勝，李振濤，陸洪毅，等.《VLSI設計綜合實踐》課程教學實踐與改革[J]. 教育教學論壇，2018（39）：136-141.

[7]WANG L，MA S，LI C， et al. A High Performance Reliable NoC Router[J]. Integration， the VLSI Journal，2017（58）：583-592.

[8]WANG L， MA S， WANG Z. A Runtime Fault-tolerant Routing Algorithm Based on Region Flooding in NoCs[J]. Microprocessors and Microsystems， 2016（45）：198-207.

[9]WANG P， NIKNAM S， MA S， et al. Surf-Bless： A Confined-interference Routing for Energy-Efficient Communication in NoCs[C]// Proceedings of the 56th Annual Design Automation Conference. Article 50，2019：1-6.

[10]ZHAO X， MA S， WANG Z， et al. CD-Xbar： A Converge-Diverge Crossbar Network for High-Performance GPUs[J]. IEEE Transactions on Computers，2019，68（9）：1283-1296.

[11]ZHAO X， MA S， LIU Y， et al. A Low-cost Conflict-free NoC for GPGPUs[C]//Proceedings of the 53rd Annual Design Automation Conference， Article 37，2016：1-6.

[12]ZHAO X， MA S， LI C， et al. A Heterogeneous Low-cost and Low-latency Ring-Chain Network for GPGPUs[C]//Proceeding of the 34th International Conference on Computer Design（ICCD），IEEE，2016：472-479.

[13]LI C， MA S， WANG L， et al. DLL： A Dynamic Latency-aware Load-balancing Strategy in 2.5D NoC Architecture[C]// Proceeding of the 34th International Conference on Computer Design（ICCD），IEEE，2016：646-653.

3182501908227